|
Webový simulátor procesoru architektury MIPS
Hůlek, Matěj ; Bidlo, Michal (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Práce se zaobírá simulací zřetězeného procesoru architektury MIPS za účelem demonstrace činnosti procesoru na úrovni zřetězené linky pro účely výuky. Cílem práce je tedy implementovat webovou aplikaci, která bude umožňovat uživateli vložit kód symbolických instrukcí a vhodným způsobem demonstrovat činnost simulačního jádra.
|
|
Vizualizace práce CPU
Ďurčo, Marián ; Češka, Milan (oponent) ; Vojnar, Tomáš (vedoucí práce)
Táto práca má slúžiť, ako doplnok výučby na tému RISC pipeline. Samotná práca je tvorená, ako webová aplikácia. Po preskúmaní rôznych nástrojov a knižníc vhodných na túto prácu sme zvolili hlavné dve knižnice React a Redux. Vytvorené riešenie umožňuje podľa vstupu inštrukcií zobraziť inštrukčný tok v RISC pipeline a zároveň stavy registrov a pamäte. Umožňuje jednoduchým spôsobom vykonávanie prechodov medzi jednotlivými časťami vizualizácie. Na základe danej vizualizácie je možné základné pochopenie princípov RISC pipeline a jednotlivých inštrukcií asembleru.
|
|
Semi-automated Design of High-performance Digital Circuits with Xilinx FPGAs
Houška, David ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
This master's thesis deals with sequential digital circuit design optimization concerning delay optimization. Two techniques commonly used for the optimization are described in the thesis – a brief description of the retiming technique and a more in-depth description of the pipelining technique. A form of abstraction of sequential digital circuits using Directed Acyclic Graphs (DAGs) was developed in the practical part of the thesis. This abstraction represents the circuit in a more manageable way for transformations. At the same time, a tool for semi-automatic digital circuit optimization using pipelining is introduced. This tool is compatible with Xilinx ISE Design Suite.
|
| |
|
Implementace procesoru MicroBlaze v jazyce CodAL
Hájek, Radek ; Zachariášová, Marcela (oponent) ; Pristach, Marián (vedoucí práce)
Diplomová práce obsahuje teoretický základ, rozdělení a funkce procesorů. Shrnuje princip zřetězeného zpracování instrukcí a druhy hazardů v mikroarchitektuře procesorů. Dále seznamuje s možnostmi návrhu procesorů pomocí jazyku CodAL, který je vyvíjen firmou Codasip. V praktické části práce byl vytvořen model procesoru MicroBlaze od firmy Xilinx v jazyce CodAL. Navržený model byl otestován a implementován do obvodu FPGA v rámci praktické ukázky.
|
| |
|
Webový simulátor procesoru architektury MIPS
Hůlek, Matěj ; Bidlo, Michal (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Práce se zaobírá simulací zřetězeného procesoru architektury MIPS za účelem demonstrace činnosti procesoru na úrovni zřetězené linky pro účely výuky. Cílem práce je tedy implementovat webovou aplikaci, která bude umožňovat uživateli vložit kód symbolických instrukcí a vhodným způsobem demonstrovat činnost simulačního jádra.
|
|
Semi-automated Design of High-performance Digital Circuits with Xilinx FPGAs
Houška, David ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
This master's thesis deals with sequential digital circuit design optimization concerning delay optimization. Two techniques commonly used for the optimization are described in the thesis – a brief description of the retiming technique and a more in-depth description of the pipelining technique. A form of abstraction of sequential digital circuits using Directed Acyclic Graphs (DAGs) was developed in the practical part of the thesis. This abstraction represents the circuit in a more manageable way for transformations. At the same time, a tool for semi-automatic digital circuit optimization using pipelining is introduced. This tool is compatible with Xilinx ISE Design Suite.
|
| |
|
Vizualizace práce CPU
Ďurčo, Marián ; Češka, Milan (oponent) ; Vojnar, Tomáš (vedoucí práce)
Táto práca má slúžiť, ako doplnok výučby na tému RISC pipeline. Samotná práca je tvorená, ako webová aplikácia. Po preskúmaní rôznych nástrojov a knižníc vhodných na túto prácu sme zvolili hlavné dve knižnice React a Redux. Vytvorené riešenie umožňuje podľa vstupu inštrukcií zobraziť inštrukčný tok v RISC pipeline a zároveň stavy registrov a pamäte. Umožňuje jednoduchým spôsobom vykonávanie prechodov medzi jednotlivými časťami vizualizácie. Na základe danej vizualizácie je možné základné pochopenie princípov RISC pipeline a jednotlivých inštrukcií asembleru.
|