Název: Poloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGA
Překlad názvu: Semi-automated Design of High-performance Digital Circuits with Xilinx FPGAs
Autoři: Houška, David ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2021
Jazyk: eng
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [eng] [cze]

Klíčová slova: Delay optimization; FPGA; latency; pipelining; register balancing; sequential digital circuits; Xilinx ISE; Balancování registrů; FPGA; latence; optimalizace zpoždění; sekvenční digitální obvody; Xilinx ISE; zřetězení

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/197123

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-590422


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2024-04-02, naposledy upraven 2024-04-03.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet