|
|
Návrh digitálně-analogového převodníku typu sigma-delta v technologii CMOS
Soukup, Luděk ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato diplomová práce se zabývá problematikou digitálně-analogového převodu a možnostmi jeho realizace prostřednictvím digitálních obvodových struktur. Cílem je navrhnout digitálně-analogový převodník typu sigma-delta s rozlišením 14 bitů a pracovním kmitočtovým pásmem (0 ÷ 20) kHz, jehož hlavní funkční bloky, tedy interpolátor a modulátor sigma-delta, budou realizovány jako digitální obvodové struktury. Rekonstrukční filtr bude realizován jako analogová obvodová struktura. Pro návrh a následné ověření vlastností navrženého převodníku budou použity programy MATLAB a Simulink. Navržené digitální struktury budou popsány v jazyce VHDL.
|
|
|
Měření parametrů komunikace přes sběrnici PCI Express
Dujiček, Ondřej ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Tato práce se zabývá parametry ovlivňujícími propustnost PCI Express sběrnice a jejím výsledkem je návrh a implementace jednotky pro měření parametrů komunikace přes PCI Express sběrnici. Jednotka je implementovaná v jazyce VHDL a zaměřuje se na generování provozu až o rychlosti 100 Gb/s a jeho měření. Implementovaná jednotka je schopná pracovat při frekvenci 200 MHz v čipu FPGA Virtex 7 umístěném na akcelerační kartě COMBO-100G. Implementovaná jednotka je řízena ze software přes rozhraní MI32 a je schopna měřit množství přenesených paketů, množství přenesených dat přijatých a odeslaných. Tyto informace dále exportovat do software pomocí rozhraní MI32
|
|
|
Design of selected IEEE 802.1Q standard parts
Kliment, Filip ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with network substandards from the TSN group (IEEE 802.1Q), which deal with prioritization of network traffic in TSN networks. These sub-standards include 802.1QBV and 802.1QBU, which have been described in more detail and compared in terms of network permeability and latency. Substandard 802.1QBU was chosen for the design implementation in FPGA. The design was described in VHDL. The devloped design was verified by simulations, using self-tests. The work includes synthesis and time analysis.
|
|
| |
|
|
Implementace PCS podvrstvy 400 Gb/s Ethernetu v FPGA
Kolařík, Jaroslav ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato práce se zabývá návrhem jednotky PCS v režimu 400GBASE-R podle standardu IEEE 802.3bs-2017 definující 400 Gb/s Ethernet. První část práce je zaměřena na obecnou architekturu FPGA, možné varianty FPGA pro implementaci 400 Gb/s Ethernet, popisem těchto architektur a zdrojů v FPGA. Další část popisuje vývoj Ethernetu a spojitost s referenčním modelem ISO/OSI. Následně je podrobně popsána fyzická vrstva Ethernetu pro rychlost 400 Gb/s za čímž následuje návrh jednotky PCS a popis její implementace, včetně využití zdrojů ve zvoleném FPGA. V poslední části je popsána simulace implementované jednotky PCS. V závěru jsou shrnuty dosažené výsledky a přínos této práce.
|
|
|
Audio synthesizer in FPGA chip
Tomko, Jakub ; Pristach, Marián (oponent) ; Bohrn, Marek (vedoucí práce)
This thesis analyses methods of sound synthesis. Advantages and disadvantages of application of individual methods in music synthetizers are evaluated. Based on piano sound analysis, the suitable method for synthesizer's design is chosen. Synthesizer has been implemented in FPGA of Spartan-3 Development Board.
|
|
|
Grafické uživatelské rozhraní pro návrh filtrů
Tesařík, Jan ; Kledrowetz, Vilém (oponent) ; Pristach, Marián (vedoucí práce)
Práce se zabývá návrhem programu, který umožní generovat ze zapojení filtrů vrcholový popis v jazyce VHDL. Hlavním cílem je vytvořit grafickou nadstavbu na již existující program a propojit jej s generátorem VHDL. Program ukládá vytvořené zapojení do XML souboru a generuje z něj VHDL popis. Návrh probíhal v programovém prostředí Qt Framework a programovacím jazyce C++.
|
|
| |
|
|
Grafický kontrolér pro obvody FPGA
Rolko, Maroš ; Bohrn, Marek (oponent) ; Pristach, Marián (vedoucí práce)
Táto diplomová práca sa zaoberá návrhom 2D grafického kontroléra pre obvody FPGA. Skladá sa z dvoch častí. V prvej fáze sa venuje rozboru 2D akcelerácie a rozhrania operačného systému Linux pre komunikáciu so zobrazovacími zariadeniami. Druhá časť obsahuje samotný návrh grafického kontroléra a jeho funkčnú implementáciu. Súčasťou práce je popis jednotlivých komponentov z ktorých sa kontrolér skladá a vyhodnotenie parametrov výslednej implementácie. Pre testovanie na konkrétom FPGA obvode je vytvorené testovacie zapojenie, pridávajúce podporu pre použité periférie a vytváranie testovacích dát.
|
|
|
Zařízení pro záznam dat na paměťovou kartu
Čaloun, Petr ; Šteffan, Pavel (oponent) ; Pristach, Marián (vedoucí práce)
Tato práce se zabývá návrhem zařízení pro záznam dat s využitím programovatelného hradlového pole. V práci je popsán princip komunikačních protokolů použitých pro komunikaci s paměťovou kartou. V další části je popsán výběr jednotlivých rozhraní, komunikačních protokolů a popsán návrh zařízení pro ukládání dat. Poslední část práce je zaměřena na návrh aplikace pro dlouhodobý sběr dat.
|
host ::
RSS.