Název: Návrh a implementace prostředků pro zvýšení výkonu procesoru
Překlad názvu: Design and Implementation of Mechanisms for Enhancing Performance of CPU
Autoři: Zlatohlávková, Lucie ; Sekanina, Lukáš (oponent) ; Strnadel, Josef (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2007
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Tato diplomová práce je zaměřená na problematiku architektur procesorů. Základem projektu je návrh jednoduchého procesoru, který je obohacen o moderní prvky a principy používané v architekturách procesorů, jako jsou pipelining, cache a predikce skoků. Navržený procesor je implementován pomocí jazyka VHDL a simulován v prostředí programu ModelSim. This masters thesis is focused on the issue of processor architecture. The ground of this project is a design of a simple processor, which is enriched by modern components in processor architecture such as pipelining, cache memory and branch prediction. The processor has been made in VHDL programming language and was simulated in ModelSim simulation tool.
Klíčová slova: Architektura; Instrukce; Paměť cache.; Pipelining; Počítač; Predikce skoků; Procesor; Architecture; Branch prediction; Cache memory.; Computer; Instruction; Pipelining; Processor

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/187521

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-576555


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce