|
|
Fault tolerant systems design automation
Lojda, Jakub ; Plíva, Zdeněk (oponent) ; Steininger, Andreas (oponent) ; Sekanina, Lukáš (vedoucí práce)
If a digital system is required to maintain a high level of reliability, it must withstand the presence of naturally-emerging failures. Many of such systems utilize Field Programmable Gate Arrays (FPGAs). One of the approaches to increase the system's reliability is the insertion of the so-called Fault Tolerance (FT) mechanisms. It is, however, a significant challenge to design systems to be FT. In this thesis, an approach is designed and researched, capable of automatically transforming an unhardened design into its FT version. The thesis emphasizes the generality of such a process, which allows for the reusability of the methods among various description formats, languages, and abstraction levels. This thesis describes the proposed method and its main aspects: the source code modification approaches, design strategies, and acceleration of FT parameters measurement. Last but not least, design flows that target the minimization of required measurements are proposed, which significantly accelerates the complete automated design of the FT system. Several cases were experimentally studied during the research presented in this thesis. Multiple circuits described in different languages were targeted with various reliability metrics to cover multiple scenarios. The first steps use a robot controller written in C++ as a target for evaluating the source code manipulations and the so-called critical bits representation of an FPGA design. After that, our C++ benchmark circuits were used instead of the robot controller. At first, a strategy based on the Multiple-choice Knapsack Problem (MCKP) was used to automatically select the most suitable hardening from available hardening schemes (e.g., Triple Modular Redundancy, or N-modular Redundancy). The proposed design strategy found a solution with 18% fewer critical bits while even lowering the design size overhead compared to the previous approach with the static allocation of FT mechanisms. After that, means of FT mechanism insertion were implemented for VHDL. VHDL benchmarks were also used with the MCKP strategy to find solutions with the best Median Time to Failure (a.k.a. t50). For the actual case study, circa 25% savings in the area were achieved compared to the reference design to which the FT mechanisms were assigned statically and manually. The method allows the user to constrain the available chip area and obtain the result optimal on reliability for this given area (under assumptions specified in the thesis). Also, system recovery was tested, which further improved the t50 results by 70%. Finally, a comprehensive case was studied on a real circuit, the FPGA reconfiguration controller. This presents a method of finding a Pareto-frontier of optimal designs considering multiple criteria (i.e., power consumption, size, and Mean Time to Failure - MTTF). The method exploits the principles of dynamic partial reconfiguration.
|
|
|
Jednoduchý simulátor číslicových obvodů
Kolman, Aleš ; Žaloudek, Luděk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tituln. list esf Tato práce je zmařena na simulování číslicových obvodů, především menších kombinačních a sekvenčních obvodů. Je orientována zejména na dosažení co nejvyšší rychlosti simulace, z tohoto důvodu byla naimplementována v jazyce C. Vstupním formátem pro tento projekt byl zvolen zápis číslicového obvodu v EDIFu. Výstup nebyl specifikován.
|
|
|
Symbolická regrese a koevoluce
Drahošová, Michaela ; Žaloudek, Luděk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Symbolická regrese je úloha identifikace matematického popisu skryté závislosti experimentálně získaných dat. Symbolická regrese je úzce spjata se základními úlohami strojového učení. Tato práce se zabývá symbolickou regresí a jejím řešením založeném na principu genetického programování a koevoluce. Genetické programování je evolucí inspirovaná metoda strojového učení, která automaticky generuje celé programy v určitém programovacím jazyce. Koevoluce fitness prediktorů je optimalizační metoda modelování fitness, která snižuje náročnost a frekvenci výpočtu fitness. Tato práce se zabývá návrhem a implementací řešení symbolické regrese s užitím koevoluce fitness prediktorů a srovnáním s řešením bez užití koevoluce. Experimenty byly provedeny s použitím kartézského genetického programování.
|
|
|
Multikriteriální optimalizace v EMC
Olivová, Jana ; Sekanina, Lukáš (oponent) ; Křesálek,, Vojtěch (oponent) ; Raida, Zbyněk (vedoucí práce)
Cílem práce je navrhnout metodiku pro vytvo°ení homogenních náhrad kompozitn ích materiál· pouoívaných na konstrukci letadel. Tyto náhrady by mYly umoonit vytvo°ení numerických model· letadel pro simulace p°edcerti- kaLních test· jejich elektromagnetické odolnosti proti zásahu blesku. Eliminace situací ohrooujících letadlo i pasaoéry jio v poLáteLních krocích návrhu letadla vede k úspo°e výrobních náklad· a p°ispYje k bezpeLnosti letecké dopravy. Pro nalezení ekvivalentních náhrad kompozitních materiál· p°i inverzn í úloze je v práci vyuoito globálních optimalizaLních metod.
|
|
|
Evoluční návrh hašovacích funkcí pomocí gramatické evoluce
Freiberg, Adam ; Bidlo, Michal (oponent) ; Sekanina, Lukáš (vedoucí práce)
Gramatická evoluce umožňuje automatizovaně vytvářet řešení různorodých problémů a to v libovolném programovacím jazyce. Právě tyto vlastnosti jsou v této práci využity k experimentálnímu vytváření nových hašovacích funkcí, jejichž hlavním zaměřením je hašování síťových toků. Takto vytvořené funkce jsou následně porovnány s již existujícími hašovacími funkcemi, vytvořenými experty v této oblasti.
|
|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (oponent) ; Trefzer,, Martin (oponent) ; Sekanina, Lukáš (vedoucí práce)
Recently, energy efficiency has become one of the most important properties of computing platforms, especially because of limited power supply capacity of battery-power devices and very high consumption of growing data centers and cloud infrastructure. At the same time, in an increasing number of applications users are able to tolerate inaccurate or incorrect computations to a certain extent due to the imperfections of human senses, statistical nature of data processing, noisy input data etc. Approximate computing, an emerging paradigm in computer engineering, takes advantage of relaxed functionality requirements to make computer systems more efficient in terms of energy consumption, computing performance or complexity. Error resilient applications can achieve significant savings while still serving their purpose with the same or a slightly degraded quality. Even though new design methods for approximate computing are emerging, there is a lack of methods for automated approximate HW/SW design offering a rich set of compromise solutions. Conventional methods often produce solutions that are far from an optimum. Evolutionary algorithms have been shown to bring innovative solutions to complex design and optimization problems. However, these methods suffer from several problems, such as the scalability or a high number of fitness evaluations needed to evolve competitive results. Finally, existing methods are usually single-objective whilst multi-objective approach is more suitable in the case of approximate computing. In this thesis, a new automated multi-objective parallel evolutionary algorithm for circuit design and approximation is proposed. The method is based on Cartesian Genetic Programming. In order to improve the scalability of the algorithm, a brand new highly parallel implementation was proposed. The principles of the NSGA-II algorithm were used to provide the multi-objective design and approximation capability. The performance of the implementation was evaluated in multiple different applications, in particular (approximate) combinational arithmetic circuits design, bent Boolean functions discovery and approximate logic circuits for TMR schema. In these cases, important improvements with respect to the state of the art were obtained.
|
|
|
Interaktivní webové rozhraní pro výběr vhodných architektur
Slávik, Denis ; Sekanina, Lukáš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Zámerom tejto práce je návrh a implementácia interaktívneho webového rozhrania, ktoré umožní užívateľom vybrať z knižnice tisícok implementácií obvodov aproximovaných násobičiek a sčítačiek pre návrh obvodov a porovnávaní, vyvíjaných výskumnou skupinou Evolvable Hardware (EHW) z Fakulty Informačných Technológii na Vysokom Učení Technickom v Brne. V práci sa možno dočítať o webových technológiách použitých pre realizáciu tejto práce. Taktiež možno nájsť kapitolu venujúcu sa návrhu vhodného užívateľského rozhrania a efektívneho algoritmu na spracovanie a vizualizáciu niekoľko tisícok implementácií.
|
|
|
Využití akcelerátoru neuronových sítí na Raspberry PI
Barna, Kristian ; Sekanina, Lukáš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Predkladaná bakalárska práca sa zoberá štatistickým vyhodnotením výkonnosti hardwardového akcelerátora hĺbkových neurónových sieti. Opisuje Konvolučné neurónové siete spolu s matematickými výpočtami. Vysvetľuje ich akceleráciu a prevod do formátu vhodného pre akcelerátor Intel Movidius NCS. Experimentálne sa porovnalo 8 hardvérových platforiem a 22 náročností neurónovej sieti. Bolo demonštrované až 105 násobné zlepšenie pre izolovanú inferenciu MobileNetV2 siete na platformu Raspbery Pi za pomoci akcelrátora. Výkon medzi testovanými platformami sa vyhodnocoval aj z energetického hľadiska. Aplikáciou na rozpoznanie identity tváre sa demonštrovali podmienky reálneho použitia. Odkryli sa možné limity akcelerácie CNN na zariadeniach s obmedzeným výkonom (Raspberry Pi), najmä v súvislosti s nevhodným výberom vstupného rozlíšenia obrazu. Všetky merania boli vyhodnocované štatistickými postupmi.
|
|
|
Gramatická evoluce v optimalizaci software
Pečínka, Zdeněk ; Minařík, Miloš (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato diplomová práce nabízí stručný úvod do evolučního počítání. Popisuje a porovnává genetické programování a gramatickou evoluci a jejich možné využití v problematice automatické opravy software. Podrobně studuje možnosti aplikace gramatické evoluce v problému automatické opravy softwaru. Na základě získaných poznatků byla navržena a implementována nová metoda pro automatickou opravu softwaru, založená na gramatické evoluci. Její experimentální ověření proběhlo na řadě testovacích programů.
|
|
| |
host ::
RSS.