|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
|
|
Problematika VFR letů ve vysokých letových hladinách
Vrána, Jiří ; Chlebek, Jiří (oponent) ; Hammer, Jaromír (vedoucí práce)
Tato bakalářská práce se zabývá postupy pro provedení letu VFR ve vysokých letových hladinách. Popisuje rozdělení vzdušného prostoru včetně omezení v něm aplikovaných a významné mezinárodní organizace ve vztahu k jeho řízení a uspořádání. Dále se zaměřuje na pravidla provedení VFR letů, nestandardních letů a srovnání problematiky nestandardních letů se sousedními státy.
|
|
| |
|
|
Implementace šifrovacích algoritmů v jazyce VHDL
Fruněk, Lukáš ; Fukač, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů DES a AES, operující v režimu CTR. Navržené moduly jsou implementovány v jazyce VHDL a slouží k umístění do programovatelných hradlových polí FPGA, konkrétně pro zařízení Intel Arria 10 SX 480. Algoritmy jsou optimalizovány s cílem dosáhnout maximální propustnosti za použití rozvinutí a vnitřního zřetězení iterací algoritmů. Navržený šifrovací modul DES dosahuje propustnosti 26.2 Gbit/s při obvodové frekvenci 410 MHz, a modul AES dosahuje propustnosti 34.6 Gbit/s při obvodové frekvenci 271 MHz, což je řádově tisícinásobné zrychlení oproti softwarovým implementacím stejných algoritmů pro vestavěné procesory.
|
|
|
Model e-reklamy ve zvoleném segmentu elektronického obchodu
Smrž, Marek ; Kovář, Libor (oponent) ; Dvořák, Jiří (vedoucí práce)
Diplomová práce popisuje a hodnotí malou firmu, která se zabývá výrobou a prodejem keramických produktů. Práce je rozdělena na několik částí, ve kterých se zaměřuje zejména na analýzu elektronického obchodu, který firma používá a na jeho nedostatky, převážně v oblasti e-reklamy. Hlavní částí a náplní práce je navrhnout model e-reklamy, který bude v souvislosti s jeho náklady realizovatelný.
|
|
|
Robotic Neurosurgery Planning Tool
Sadleková, Simona ; Olivová, Jana (oponent) ; Kadlec, Petr (vedoucí práce)
This thesis deals with the planning of robotic operations for neurosurgery and the optimization algorithms used to propose the surgical procedures performed by them, primarily the VNDMOPSO algorithm. The introductory chapter explains the basic principle of performing robotic operations and describes a concentric tube robot that can be used to perform these operations. Furthermore, the thesis deals with a general description of optimization problems and algorithms solving them, and then the VNDMOPSO algorithm, selected for the given optimization problem, is described in detail. For this algorithm, a function in the MATLAB is created, which is subsequently tested on several benchmark problems. In the following sections, its functionality is verified on real tumor shapes and a graphical user interface, which serves as a robotic neurosurgery planning tool, is presented. In the final part of the thesis, the influence of setting individual parameters of the algorithm on the optimization results is evaluated.
|
|
|
Implementace šifrovacích algoritmů v jazyce VHDL
Fruněk, Lukáš ; Fukač, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů DES a AES, operující v režimu CTR. Navržené moduly jsou implementovány v jazyce VHDL a slouží k umístění do programovatelných hradlových polí FPGA, konkrétně pro zařízení Intel Arria 10 SX 480. Algoritmy jsou optimalizovány s cílem dosáhnout maximální propustnosti za použití rozvinutí a vnitřního zřetězení iterací algoritmů. Navržený šifrovací modul DES dosahuje propustnosti 26.2 Gbit/s při obvodové frekvenci 410 MHz, a modul AES dosahuje propustnosti 34.6 Gbit/s při obvodové frekvenci 271 MHz, což je řádově tisícinásobné zrychlení oproti softwarovým implementacím stejných algoritmů pro vestavěné procesory.
|
|
|
Komparace efektivity online reklamních kanálů na příkladu prodeje tištěné kuchařky
Novák, Petr ; Máchová, Eva (vedoucí práce) ; Shavit, Anna (oponent)
Tato bakalářská práce se zabývá komparací efektivity reklamních nástrojů dostupných on-line. Teoretická část se zabývá charakteristikou v práci zkoumaných reklamních kanálů a představuje nástroj pro měření návštěvnosti Google Analytics společně s jeho funkcemi umožňujícími hlubší porozumění zásluhovosti různých zdrojů návštěvnosti na provedených konverzích. V praktické části jsou srovnávány placené reklamní kanály - Sklik, Google Adwords a Facebook reklamy a organické výsledky vyhledávání. Práce zkoumá chování uživatelů na webových stránkách, s důrazem na efektivitu kampaní vyjádřenou ukazateli konverznosti. Pomocí segmentace jsou komparovány dosažené výsledky podle věkové skupiny, lokality či pohlaví. V závěrečném vyhodnocení zasazuje autor výsledky zkoumání do celkového kontextu s důrazem na provázanost jednotlivých marketingových aktivit a analýzu vlivů, které hrají ve vyhodnocování efektivity roli.
|
|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
|
|
Problematika VFR letů ve vysokých letových hladinách
Vrána, Jiří ; Chlebek, Jiří (oponent) ; Hammer, Jaromír (vedoucí práce)
Tato bakalářská práce se zabývá postupy pro provedení letu VFR ve vysokých letových hladinách. Popisuje rozdělení vzdušného prostoru včetně omezení v něm aplikovaných a významné mezinárodní organizace ve vztahu k jeho řízení a uspořádání. Dále se zaměřuje na pravidla provedení VFR letů, nestandardních letů a srovnání problematiky nestandardních letů se sousedními státy.
|
host ::
RSS.