Název: Simulace šifrovacích algoritmů pomocí FPGA
Překlad názvu: Simulation of cryptographic algorithms using FPGA
Autoři: Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2017
Jazyk: slo
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [slo] [eng]
Bakalárska práca sa zaoberá so šifrovacím štandardom AES a následným návrhom šifrovacej a dešifrovacej komponenty vybratých operačných módoch v jazyku VHDL. V teoretickej časti práce je podrobnejšie rozoberatý fungovanie šifry a jednotlivých operačných módov. Teoretická časť ešte zahrňuje doseba stručný popis programovacieho jazyku VHDL, FPGA kariet a frameworku NetCOPE. Výstupom praktickej časti je stvorení návrh vo vývojovom prostredí Vivado od firmy Xilinx. Naprogramované sú šifrovacie a dešifrovacie komponenty pre operačné módy ECB, CBC, CTR, CFB. Výsledné simulácie a syntézne výsledky sú shrnuté v tabuľkách. Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
Klíčová slova: Add Round Key; AES; bit; block cipher; buffer; byte; CBC; CFB; cipher; cipher key; COMBO-80G; component; cryptogram; Cryptography; CTR; decryption; ECB; encryption; FPGA board; Galois Field; GCM; generic; initialization vector; interface; Inverse; Inverse Mix columns; Inverse Substitute bytes; iteration key; Mix columns; modes of operation; NetCOPE; port; rotate; SBOX; Shift rows; simulation; state; Substitute bytes; symetric cryptography; syntesis; VHDL; Vivado; Xilinx; xor

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/68217

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-611416


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce