|
|
Contiki NTP Client
Luštický, Josef ; Čejka, Rudolf (oponent) ; Kašpárek, Tomáš (vedoucí práce)
This BSc Thesis was performed during a study stay at the RheinMain University of Applied Sciences in Wiesbaden, Germany. The purpose of this thesis is to describe the operating system Contiki for embedded systems, NTP time synchronisation protocol and to design and implement an NTP client for the Contiki operating system.
|
|
|
Návrh a konstrukce šestinohého mobilního robotu
Žák, Marek ; Rozman, Jaroslav (oponent) ; Kubát, David (vedoucí práce)
V této práci je popsán návrh, rozbor a implementace šestinohého kráčejícího robotu - hexapodu. V jednotlivých kapitolách je rozebrán návrh a implementace mechanické konstrukce, elektronických a silových prvků a jednotlivých pohybových algoritmů, zejména řízení servomotorů a ovládání ultrazvukových sonarů. Projekt slouží jako návod ke konstrukci a oživení robotu a ke zkoumání robotických kráčivých podvozků a jejich vlastností.
|
|
|
Mechanismy zvýšení spolehlivosti vestavěných systémů pracujících v reálném čase
Slimařík, František ; Vašíček, Zdeněk (oponent) ; Strnadel, Josef (vedoucí práce)
Tato práce se zabývá problematikou spolehlivosti vestavěných systémů pracujících v reálném čase. Obsahuje shrnutí základních pojmů týkajících se oblasti reálného času ve vestavěných systémech a mechanismů zvýšení spolehlivosti prostřednictvím redundance a kontroly toku. Popisuje implementaci vybraných mechanismů kontroly toku, techniku využití softwarových časovačů, použití hardwarové n-násobné redundance v softwarovém prostředí a techniku zpracování páru s použitím operačního systému uC/OS-II. Jednotlivé mechanismy jsou po té ověřeny metodou injekce chyb do zvolených datových struktur systému uC/OS-II.
|
|
|
Algoritmy zpracování signálu v FPGA
Maršík, Lukáš ; Fučík, Otto (oponent) ; Zemčík, Pavel (vedoucí práce)
Tato diplomová práce pojednává o možnostech zpracování signálů pomocí digitálních zařízení. Zejména se jedná o analýzu odezvy Dopplerova radaru a následné získání informací o detekovaném objektu (rychlost, směr pohybu, délka, ...). Jde však o málo probádanou oblast, a proto je nezbytné vypůjčit si některé postupy z různých oborů, více či méně příbuzných informačním technologiím. V případě využití nekonvenčních výpočetně náročných metod, které však lze snadno provádět souběžně, je předpokládána hardwarová realizace na čipech FPGA. Propojením s radarovým modulem vzniká velmi rychlý on-line systém, schopný řešit většinu úkonů přímo a v reálné čase. Na výstup jsou pak s minimálním zpožděním odesílána již zpracovaná a transformovaná data, která je možno vizualizovat a zobrazit.
|
|
|
Automobilová on-board kamera se záznamem telemetrie
Špaňhel, Petr ; Šimek, Václav (oponent) ; Bartoš, Pavel (vedoucí práce)
Tato diplomová práce se zabývá návrhem zařízení pro záznam jízdy automobilu společně s informací o telemetrii. Kamera umístěná ve vozidle, která zachycuje dopravní situaci před nehodou, může usnadnit rozhodování o~viníkovi. Základním prvkem zařízení je vývojový kit DaVinci, který byl vyvinut pro zpracování digitálních video aplikací. Cílem této práce je najít možnosti, jak efektivně implementovat základní algoritmy pro zpracování a vyhodnocování snímaného obrazu pomocí jednočipového mikroprocesoru.
|
|
|
Bezdrátové měřicí zařízení pro soutěže v požárním sportu
Holinka, Milan ; Šimek, Václav (oponent) ; Bartoš, Pavel (vedoucí práce)
Tato diplomová práce popisuje návrh, vývoj a realizaci bezdrátové elektronické časomíry pro použití v požárním sportu. Specifikace výsledného produktu je sestavena s ohledem na univerzálnost, snadnou použitelnost a nízké pořizovací náklady. Pro inspiraci jsou představena komerčně nabízená řešení. Požadavky na architekturu systému vycházejí z pravidel jednotlivých disciplín požárního sportu, kde může být časomíra použita. Tvoří ji základnová stanice, která může být dle požadavků doplněna o další prvky sloužící k jejímu spouštění, snímání mezičasů a zastavování. Pro zajištění bezdrátového spojení byl vytvořen nezávislý komunikační modul. Implementovány jsou knihovny pro pohodlnou práci s modulem, podpora sběrnice USB i spolehlivý protokol pro bezdrátový přenos.
|
|
|
Interpret Petriho sítí pro řídicí systémy s procesorem Atmel
Minář, Michal ; Kočí, Radek (oponent) ; Janoušek, Vladimír (vedoucí práce)
Práce se zabývá interpretací vnořených petriho sítí popsaných jazykem PNML na procesorech Atmel. Zahrnuje popis cílové architektury, jež je značně omezená, jak co se týčeoperační a úložní kapacity, tak i výkonu. A tedy značně ovlinila návrh a implentaci samotného interpretu. Ten je hlavní náplní této práce a bude tedy detailně popsán z obou zmíněných pohledů. Protože při všech krocích byl kladen důraz na možnost verifikace a simulace samotného interpretu, byl pro implementaci použit jazyk smalltalk na platformě squeak. Ten nám umožnil testovat interpret na PC a následně jej přeložit pro cílovou architekturu v nezměněné podobě. Motivace k tomuto řešení a podrobný popis převodu jsou rovněž předmětem této práce.
|
|
|
FPGA platforma podporující .NET Micro Framework
Matyáš, Jan ; Minařík, Miloš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Záměrem práce je navrhnout a vytvořit prototyp platformy určené k vývoji vestavěných systémů, která bude sestávat z mikrokontroleru s architekturou ARM Cortex-M a programovatelného hradlového pole FPGA. Cílem je na této platformě umožnit běh open-source prostředí .NET Micro Framework. Práce stanovuje specifikaci této platformy, popisuje proces její konstrukce, způsob portace .NET Micro Frameworku a zprovoznění komunikační sběrnice mezi mikrokontrolérem a obvodem FPGA. V závěru práce je představena sada demonstračních aplikací, které čtenáře seznamují se způsobem tvorby software pro tuto navrženou platformu.
|
|
| |
|
|
Implementace šifrovacích algoritmů v jazyku VHDL
Kožený, Petr ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů AES a DES pro vestavěné systémy. Architektury jsou implementovány v jazyce VHDL a navrženy pro umístění do programovatelných logických polí FPGA. Výsledná řešení jsou určena pro obvody Xilinx Spartan 3. Obě architektury pracují v režimu ECB (Electronic Codebook) s použitím vyrovnávacích pamětí. Maximální propustnost navržené architektury DES je 370 Mb/s při pracovní frekvenci 104 MHz. Pro šifrování algoritmem AES je propustnost na maximální frekvenci 118 MHz až 228 Mb/s. Při porovnání se softwarovými implementacemi, určenými pro vestavěné systémy, dosáhly obě architektury podstatně vyšších propustností.
|
host ::
RSS.