Název:
Algoritmy zpracování signálu v FPGA
Překlad názvu:
Algorithms for Signal Processing in FPGA
Autoři:
Maršík, Lukáš ; Fučík, Otto (oponent) ; Zemčík, Pavel (vedoucí práce) Typ dokumentu: Diplomové práce
Rok:
2010
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Tato diplomová práce pojednává o možnostech zpracování signálů pomocí digitálních zařízení. Zejména se jedná o analýzu odezvy Dopplerova radaru a následné získání informací o detekovaném objektu (rychlost, směr pohybu, délka, ...). Jde však o málo probádanou oblast, a proto je nezbytné vypůjčit si některé postupy z různých oborů, více či méně příbuzných informačním technologiím. V případě využití nekonvenčních výpočetně náročných metod, které však lze snadno provádět souběžně, je předpokládána hardwarová realizace na čipech FPGA. Propojením s radarovým modulem vzniká velmi rychlý on-line systém, schopný řešit většinu úkonů přímo a v reálné čase. Na výstup jsou pak s minimálním zpožděním odesílána již zpracovaná a transformovaná data, která je možno vizualizovat a zobrazit.
This master's thesis describes ways of signal processing via digital devices. Major field of interest is an analysis of Doppler radar response and then mining of informations about detected object (e.g. speed, movement direction, length, ...). There was realized too little research, that's why borrowing some procedures from different branches not too much related to the IT is necessary. In case of using very complex methods that are easy to parallel, hardware implementation on the FPGA is supposed. With transceiver there is created a very powerful on-line system able to process most of tasks real-time. Then processed and transformed data are sent to the output so visualization and display can be made.
Klíčová slova:
diskrétní Fourierova transformace; Dopplerův jev; Dopplerův radar; FPGA; hardwarová akcelerace; rezonátory; vestavěné systémy; zpracování signálu; discrete Fourier transform; Doppler effect; Doppler radar; embedded systems; FPGA; hardware acceleration; resonators; signal processing
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/54295