|
|
Cyklická akcelerační metoda měření elektrických strojů
Ředina, Ondřej ; Ctibor, Jiří (oponent) ; Červinka, Dalibor (vedoucí práce)
Bakalářská práce se zabývá cyklickou akcelerační metodou měření a zatěžování elektrických motorů. Práce obsahuje popis měřící metody a zpracování naměřených dat. Aplikace metody byla uskutečněna ve firmě AVL Moravia s. r. o. Zpracování změřených dat ve formě sinusového průběhu bylo provedeno v programu MATLAB. V závěru práce jsou shrnuty nepřesnosti měření a následná optimalizace této metody.
|
|
|
Analýza rozjezdu a vybraných manévrů cyklistů
Doseděl, Jan ; Ptáček, Petr (oponent) ; Semela, Marek (vedoucí práce)
Diplomová práce s názvem „Analýza rozjezdu a vybraných manévrů cyklistů“ se v první části zabývá historií jízdních kol, konstrukcí, rozdělením, nehodovostí a legislativou. V druhé části je diplomová práce zaměřena na praktickou měřící část. V této části byly provedeny zkoušky brzdění na třech površích, akcelerace a manévr, při němž se cyklista ohlédne za sebe, než zahájí změnu směru jízdy. V závěru jsou vyhodnocena jednotlivá měření a srovnání s ostatními pracemi, které se zabývaly podobnou tematikou.
|
|
|
Překladač pro platformu EdkDSP
Baručák, Robert ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Cílem bakalářské práce bylo vytvoření překladového systému pro platformu EdkDSP. Prezentovány jsou dva odlišné přístupy ke konstrukci překladového systému určeného pro multiprocesorovou platformu. Práce je založená na překladačové infrastruktuře LLVM. Výsledkem jsou dvě funkční verze překladového systému, které generují kód využívající všechny hardwarové prostředky poskytované cílovou platformou. Vytvořená řešení mají sadu omezení, která jsou diskutována v textu práce.
|
|
|
Analýza vybraných manévrů cyklistů
Špačková, Kateřina ; Belák, Michal (oponent) ; Semela, Marek (vedoucí práce)
Diplomová práce Analýza vybraných manévrů cyklistů se v teoretické části zabývá historií a vývojem jízdních kol, dále jejich rozdělením, konstrukcí, analýzou nehodovosti a legislativou. Praktická část diplomové práce je zaměřena na měření pohybu jízdních kol. Konkrétně se v této části práci jedná o měření akcelerace, brzdění, příčného přemístění, jízdy obloukem a ohlédnutí jezdce před změnou směru jízdy. K měření jsou záměrně vybrána kola různých typů s odlišnými konstrukčními vlastnostmi. V závěru práce jsou jednotlivá měření vyhodnocena.
|
|
| |
|
|
Možnosti akcelerace symbolické regrese pomocí kartézského genetického programování
Hodaň, David ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce je zaměřena na hledání postupů, které by akcelerovaly symbolickou regresi v rámci kartézského genetického programování. Práce přibližuje kartézské genetické programování a jeho využití v úloze symbolické regrese. Zabývá se architekturou SIMD a instrukční sadou SSE a AVX. Práce představuje řadu optimalizačních metod, které vedou k výraznému urychlení evoluce v kartézském genetickém programování. Metoda bitově paralelní simulace používající vektory AVX2 umožňuje paralelně pracovat s 256 vstupními kombinacemi logického obvodu. Obdobně lze využít bajtově paralelní simulaci a pracovat se 32 bajty při evoluci obrazového filtru. Metoda akcelerace pomocí generování nativního kódu výrazně urychluje evaluaci kandidátních řešení. Nová metoda dávkové mutace může zrychlit evoluci kombinačních logických obvodů i tisíckrát v závislosti na velikosti problému. Kombinací zmíněných i dalších metod trvala například evoluce násobiček 5 x 5b v průměru 5,8 vteřin na procesoru Intel Core i5-4590.
|
|
|
Framework pro částečnou dynamickou rekonfiguraci FPGA Virtex-5
Raček, Jakub ; Viktorin, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Práce se zabývá návrhem a implementací frameworku částečné dynamické rekonfigurace pro FPGA architekturu Virtex-5. Framework má usnadnit tvorbu aplikací s hardwarovými akcelerátory využívajících částečnou dynamickou rekonfiguraci. S využitím frameworku byla vytvořena demonstrační aplikace pro pattern-matching nad příchozími síťovými pakety. Řízení procesu částečné dynamické rekonfigurace obstarává systém typu GNU/Linux, který běží na procesoru MicroBlaze. To navíc umožňuje běh méně náročných aplikací a zpracování paketů pomocí softwaru.
|
|
|
Akcelerace šifrovacích algoritmů pomocí FPGA
Gajdoš, Miroslav ; Kaštil, Jan (oponent) ; Šimek, Václav (vedoucí práce)
Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace algoritmů na FPGA. Dále se zabývá procesem návrhu, implementace, simulace a syntézy výsledné implementace. Provádí rozbor dosaženého řešení. Cílem projektu bylo vytvořit funkční řešení akcelerovaného algoritmu, tím umožnit jeho další použití v reálném provozu a dále vytvoření česky psaného materiálu o této problematice.
|
|
|
Akcelerace evolučního návrhu obvodů na úrovni tranzistorů na platformě Zynq
Mrázek, Vojtěch ; Sekanina, Lukáš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a realizace hardwarové jednotky umožňující automatickou syntézu integrovaných obvodů na úrovni tranzistorů. Práce je rozdělena na dvě části. První, teoretická část, se věnuje metodám návrhu obvodů s MOSFET tranzistory a problematice evolučních algoritmů. Dále rozebírá aktuální výsledky výzkumu v této oblasti a navazuje popisem nového přístupu evolučního návrhu a optimalizace číslicových obvodů na úrovni tranzistorů. Následující část se zabývá popisem hardwarové jednotky, která tuto novou metodu akceleruje na obvodu Zynq integrující procesor ARM a programovatelnou logiku. Funkčnost metody je prezentována na optimalizaci vícevstupých obvodů. Hardwarová jednotka byla využita v evolučním návrhu dvou a třívstupých hradel.
|
|
|
Akcelerace RSA na GPU
Balogh, Tomáš ; Jaroš, Jiří (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato bakalářská práce se zabývá implementací obecného algoritmu RSA prostřednictvím Montgomeryho násobení pro grafické karty. Pro vybranou platformu CUDA jsou vytvořeny čtyři verze implementace s cílem dosáhnutí co nejvyššího zrychlení výpočtu v porovnání s výpočtem na procesoru. Zrychlení výpočtu je kromě jiného dosaženo paralelizací aritmetických operací sčítání a násobení velkých čísel.
|
host ::
RSS.