|
|
Implementace jednotky pro obsluhu bootování Intel FPGA
Hak, Tomáš ; Fukač, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.
|
|
|
Vysílání paketů na 100 Gb/s Ethernetu
Hummel, Václav ; Dvořák, Milan (oponent) ; Matoušek, Jiří (vedoucí práce)
Platforma NetCOPE slouží pro rychlý vývoj hardwarově akcelerovaných síťových aplikací na COMBO kartách. Nezbytnou součástí této platformy je i výstupní síťový modul, který návrháři pomáhá s implementací linkové vrstvy síťového modelu ISO/OSI, především pod- vrstvy MAC. Tato bakalářská práce se zabývá návrhem, implementací a verifikací tohoto modulu pracujícího na rychlosti 100 Gb/s. Dále byla vytvořena aplikace nad platformou NetCOPE pro odesílání krátkých vzorků síťového provozu uložených ve statické paměti QDR. Odesílání je řízeno podle přesných časových značek. Celý systém byl nasazen na kartě COMBO a ověřen pomocí síťového analyzátoru.
|
|
|
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
|
|
|
Grafické uživatelské rozhraní pro generátor paketů
Chromčák, Michal ; Kováčik, Michal (oponent) ; Matoušek, Jiří (vedoucí práce)
Vzhledem ke stále se zvyšujícím požadavkům na rychlost veškerých hardwarových a softwarových komponent se nalézají řešení, která principiálně mohou dosahovat přijatelnějších parametrů, než řešení běžně známá. Jedním z nich je na poli generování umělého síťového provozu použití softwaru s hardwarovou akcelerací. Pomocí tohoto přístupu byl implementován generátor paketů, ve verzi bez grafického uživatelského rozhraní. Aby se tento systém mohl více rozšířit do kruhu cílových uživatelů, vznikla potřeba grafické uživatelské rozhraní vytvořit. Tato bakalářská práce popisuje návrh rozhraní, jeho implementaci v jazyku JavaFX, testování na skutečných uživatelích a zároveň obsahuje tutoriál sloužící k demonstraci práce s rozhraním.
|
|
|
Generátor IPv6 tabulek
Lorenc, Marián ; Bartoš, Václav (oponent) ; Matoušek, Jiří (vedoucí práce)
Zvyšující se počet IPv6 prefixů ve směrovacích tabulkách routerů vyžaduje vytvoření efektivních vyhledávacích algoritmů přizpůsobených délkám IPv6 prefixů. K tomu, aby mohly být tyto algoritmy vyvíjeny a testovány, je třeba rozsáhlých tabulek, které prozatím neexistují. Tato bakalářská práce se zabývá návrhem a implementací generátoru takovýchto tabulek. Před samotnou implementací byla provedena řada analýz zkoumajících reálné i~generované IPv6 sady prefixů. Výsledná aplikace byla implementována tak, aby co nejvíce odpovídala reálným sadám. Správnost generátoru byla ověřena srovnáním rozložení hodnot bitů generované a reálné IPv6 sady.
|
|
|
Tvorba rozvrhů pomocí genetických algoritmů
Horký, Aleš ; Matoušek, Jiří (oponent) ; Minařík, Miloš (vedoucí práce)
Tato bakalářská práce obsahuje návrh a implementaci dvoufázového genetického algoritmu určeného pro tvorbu rozvrhů na základních školách. Algoritmus je vytvořen tak, aby bez snížení obecnosti výpočtu co nejvíce zredukoval stavový prostor řešeného problému. Implementovaný program v jazyce C++ je použitelný pro tvorbu rozvrhů na menších a středních školách.
|
|
|
Vizualizace algoritmů pro vyhledání nejdelšího shodného prefixu
Fomiczew, Jiří ; Matoušek, Jiří (oponent) ; Kováčik, Michal (vedoucí práce)
Tato práce se zabývá návrhem a implementací programu pro vizualizaci algoritmů pro vyhledání nejdelšího shodného prefixu (LPM), což je jedna z nejdůležitějších operací při klasifikaci a směrování paketů v sítích TCP/IP. Je popsána jak základní teorie, tak vybrané algoritmy - Trie, Tree Bitmap a CPE. Dále je popsán návrh a implementace programu pro vizualizaci vyhledávacího procesu těchto algoritmů s důrazem na možné použití pro pedagogické účely. Nakonec jsou probrány možnosti budoucího vývoje a rozšíření programu.
|
|
|
Hardwarová implementace CRC pro vysokorychlostní sítě
Belešová, Michaela ; Martínek, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Tato bakalářská práce řeší problém hardwarové implementace CRC ve vysokorychlostních sítích. V teoretické části popisuje základní informace o CRC a různé metody na jeho výpočet. Z popisovaných metod jsou zvoleny metody využívající Galoisova pole a metody zapojení jednotek počítajících CRC sériově a paralelně. Na základě těchto metod je postavena implementace, která počítá se vstupním slovem šířky 256b a dodržuje propustnost přes 40Gb/s. Implementace také řeší problém nezarovnaných začátků a konců rámce a možnosti výskytu částí až dvou rámců uvnitř jednoho slova. Celé řešení je optimalizováno tak, aby zabíralo co nejmenší množství zdrojů.
|
|
|
Generátor IPv6 prefixů
Obrusník, Vojtěch ; Kučera, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Nastávající přechod na IPv6 technologii s sebou přináší požadavek na existenci efektivních vyhledávacích algoritmů směrovacích tabulek, jenž by byly přizpůsobeny práci s délkami IPv6 prefixů. Vývoj takových algoritmů však vyžaduje množství testovacích dat, která v současné době neexistují. Tato práce se zaměřuje na návrh a implementaci nástroje, který by byl schopen testovací data generovat. Vytvoření generátoru předcházelo nastudování pravidel přidělování IPv6 prefixů v reálném prostředí a také analýza stávajících prefixových sad. K ověření funkčnosti generátoru byly použity metody srovnání rozložení délek a hodnot bitů prefixu mezi reálnou a uměle získanou sadou dat.
|
|
|
Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA
Kekely, Michal ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práca sa zaoberá návrhom a implementáciou mapovania vyhľadávacích tabuliek jazyka P4 do technológie FPGA. Cieľom práce bolo popísať kľúčové princípy, ktoré je potrebné pochopiť na vytvorenie návrhu samotného mapovania a fungovania potrebných algoritmov, tieto princípy aplikovať v rámci implementácie a analyzovať výsledné riešenie z pohľadu rýchlosti a náročnosti na pamäť a zdroje cieľovej architektúry. Výsledok práce poskytuje konfigurovateľnú hardvérovú jednotku schopnú klasifikovať pakety a jej prepojenie na vyhľadávacie tabuľky jazyka P4. Riešenie využíva algoritmus DCFL a oproti algoritmom HiCuts a HyperCuts dosahuje v najhoršom prípade porovnateľné priepustnosti, ale vyžaduje podstatne menej pamäte.
|
host ::
RSS.