|
| |
|
|
Analýza a transformace kódů
Křoustek, Jakub ; Masařík, Karel (oponent) ; Meduna, Alexandr (vedoucí práce)
Práce popisuje metody a postupy používané k analýze a transformaci kódů. Obsahuje základní informace o vědním oboru reverzní inženýrství a jeho užití ve výpočetní technice i mimo ni. Hlavním cílem je vytvoření prostředku ke zpětnému překladu z binární formy do jazyka symbolických instrukcí. Tato činnost je silně závislá na konkrétní instrukční sadě a musí být použita pro předem známou architekturu procesorů. Uvedený problém je řešen pomocí šablon, zásuvných modulů a modulárnosti zpětného překladače. Zmíněné vlastnosti dovolí uživatelům rozšiřovat program o nové instrukční sady. Výstupem je textová reprezentace instrukcí, funkčně ekvivalentní vstupu. Práce demonstruje nejenom běžně používané postupy dekódování, ale i nové postupy navržené autorem.
|
|
|
Informační systém pro správu licencí software
Nejedlý, Jakub ; Masařík, Karel (oponent) ; Burget, Radek (vedoucí práce)
Tato práce pojedává o vytvoření informaního systému pro správu softwarových licencí. Zadavatelem je společnost Codasip zabývající se výrobou procesorů a s tím souvisejících softwarových nástrojů. Tato firma již disponovala webovým portálem a systém pro správu licencí je jeho rozšiřujícím modulem. Proto jsou zdrojové kódy projektu vytvořeny, stejně jako originální webové rozhraní, v jazyce PHP spoužitím Nette frameworku. Dále je zde také popsána technologie licencování softwaru LM-X a její nasazení v konkurenčním řešení. Prácě specifikace produktu od firmy X-Formation společně s požadavky Codasipu poskytují fundamentální základy pro nárh licenčního systému. Samotný návr a popis implementace podle návrhového vzoru MVP jsou součástí práce.
|
|
|
Vytvoření modelu procesoru AVR32
Sarčák, Rostislav ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce se zabývá vytvořením instruction-accurate modelu procesoru AVR32 v jazyce CodAL pro popis architektur. V práci je popsána RISC architektura AVR32, způsob implementace modelu, testování a generování softwarových nástojů. Implementace modelu je realizována pomocí frameworku Codasip. V modelu je popsána instrukční sada procesoru. Výsledkem této práce je instruction-accurate model procesoru Atmel AVR32.
|
|
|
Podpora ladicích informací v sestavujícím programu
Nikl, Vojtěch ; Křoustek, Jakub (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce popisuje převod objektového formátu CCOFF do formátu ELF a zpět. Nejdříve je popsán obecný formát objektového souboru a využité ladicí informace DWARF, poté konkrétněji formát CCOFF a ELF. Veškerá funkcionalita spojená s manipulací s formátem CCOFF je zapouzdřena v kolekci tříd ObjectFile. V práci je popsán způsob vytvoření ELF objektového souboru a jeho naplnění korektními daty a následně zpětná konverze zpět do formátu CCOFF.
|
|
|
Rozšíření funkčnosti nástroje Process Inspector
Opršal, Martin ; Masařík, Karel (oponent) ; Kreslíková, Jitka (vedoucí práce)
Diplomová práce se zabývá problematikou managementu procesů, a to především obecnými principy, které vedou ke zdokonalení procesů ve společnosti. Hledá metody, jak usnadnit identifikaci a popis procesů. Je zde uvedena aplikace, která má právě identifikaci a popis procesů usnadnit. Následně je popsána praktická implementace této aplikace na platformu Microsoft SharePoint.
|
|
|
Software pipelining v překladači LLVM
Glasnák, Ondrej ; Hynek, Jiří (oponent) ; Masařík, Karel (vedoucí práce)
Tahle práce pojednává o návrhu a implementaci techniky programového zřetězení aneb Software pipelining, optimalizaci cyklů v programu, která se snaží plně využít paralelismus na úrovni instrukcí. To dosahuje plánovaním instrukcí způsobem, aby se jednotlivé iterace cyklu překrývaly a bylo je možné vykonávat zřetězeně. Optimalizace takhle zvyšuje rychlost výsledného programu. Je tu popsaný návrh a implementace algoritmu Swing Modulo Scheduling, efektivní metody pro nacházení optimálního plánu pro zřetězení cyklů. Práce byla vytvořena jako součást většího projektu a to vývoje Codasip Framework. Jeho součástí je překladač jazyka C do jazyka symbolických instrukcí vytvořený nad překladačovou architekturou LLVM. V tomto překladači je implementován výsledek této práce.
|
|
|
Syntaxí řízený editor
Šuška, Boris ; Masařík, Karel (oponent) ; Kolář, Dušan (vedoucí práce)
Práce se zaobírá integrací dostupných nástrojů pro generování lexikálního analyzátoru a návrhem paralelní syntaktické analýzy založené na blokové syntaktické analýze. Výsledek této práce se využije při tvorbě syntaxí řízeného editoru postaveného na platformě Eclipse.
|
|
|
Implementace obecného zpětného assembleru
Přikryl, Zdeněk ; Masařík, Karel (oponent) ; Lukáš, Roman (vedoucí práce)
Tato práce popisuje proces vytváření disassembleru pro nově navrhované procesory. Kritériem při vytváření je jeho automatické vygenerování. Instrukční sada pro procesor je modelována pomocí specializovaného jazyka ISAC, který obsluhuje prostředky pro popis této instrukční sady, jako je například formát instrukce v jazyku symbolických instrukcí, binární zápis instrukce a chování instrukce. Vnitřním modelem je párový konečný automat, který formálně popíše vztah mezi textovou reprezentací instrukce a binárním kódováním instrukce. Z tohoto vnitřního modelu je generován kód překladače - disassembleru. Ten na vstupu přijímá program ve strojovém kódu a generuje ekvivalentní program v jazyce symbolických instrukcí.
|
|
|
Funkční verifikace výpočetních jednotek procesoru
Valach, Lukáš ; Lengál, Ondřej (oponent) ; Masařík, Karel (vedoucí práce)
Práce se zaobírá začleněním procesu funkční verifikace do vývojového cyklu návrhu funkčních jednotek v prostředí pro souběžný návrh hardwaru a softwaru systému Codasip. Cílem bylo navrhnout a implementovat verifikační prostředí v jazyku SystemVerilog pro verifikaci automaticky generované hardwarové reprezentace těchto jednotek. Na začátku jsou rozebrány přínosy a obvyklé postupy při funkční verifikaci a vlastnosti systému Codasip. Dále je v práci popsán návrh, implementace, analýza průběhu a výsledků testů verifikace simulačního modelu aritmeticko-logické jednotky. Závěrem jsou zhodnoceny dosažené výsledky práce a navrhnuta zlepšení pro možný další rozvoj verifikačního prostředí.
|
host ::
RSS.