|
|
Automatické řízení výpočtu ve specializovaném výpočetním systému
Opálka, Jan ; Šátek, Václav (oponent) ; Kunovský, Jiří (vedoucí práce)
Práce se zabývá automatizací řízení výpočtů ve specializovaném systému. Nejprve je čtenář seznámen s numerickým řešením diferenciálních rovnic pomocí metody Taylorovy řady a s numerickými integrátory. Praktickým cílem této práce je analýza paralelních vlastností metody Taylorovy řady a specifikace paralelních matematických operací. Je proveden návrh řízení systému pro tyto operace.
|
|
|
Zlomkooktává analýza akustických signálů
Ryšavý, Marek ; Frenštátský, Petr (oponent) ; Schimmel, Jiří (vedoucí práce)
Diplomová práce se zabývá návrhem a optimalizací číslicových filtrů pro oktávová a zlomkooktávová pásma. Dále práce popisuje chování těchto filtrů při aplikaci v systémech s pevnou řádovou čárkou a rozebírá problematiku kvantování koeficientů diskrétního systému. Navržené banky filtrů jsou implementovány v jazyce C, kde je vytvořen jednoduchý analyzátor akustických signálů pracující dle normy ČSN EN 61260.
|
|
|
Návrh aritmetické jednotky v pevné řádové čárce pro obvody FPGA
Kalocsányi, Vít ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Tato práce se zabývá návrhem aritmetické jednotky pro práci s čísly v pevné řádové čárce pro obvody FPGA a jejím modelem v Matlabu. V práci je představena reprezentace čísel v digitálních obvodech a základní i vybrané doplňující aritmetické operace s čísly v pevné řádové čárce. Dále je navrhnut model aritmetické jednotky v Matlabu, je popsána realizace této jednotky v jazyce VHDL a provedena její implementace do obvodu FPGA. Na závěr je ukázán konkrétní příklad využití navrhnutého modelu aritmetické jednotky pro simulaci složitých systémů v prostředí Simulink.
|
|
|
Implementace umělé neuronové sítě do obvodu FPGA
Čermák, Justin ; Šteffan, Pavel (oponent) ; Bohrn, Marek (vedoucí práce)
Tato diplomová práce popisuje postup návrhu efektivně pracujícího obvodu umělé neuronové sítě v obvodu FPGA řady Virtex-5 s maximálním využitím možnosti paralelizace. Teoretická část obsahuje základní informace o umělých neuronových sítích, obvodech FPGA a jazyku VHDL. Praktická část popisuje použitý formát proměnných, vytváření nelineární funkce, princip výpočtu jednotlivých vrstev, nebo možnosti parametrického nastavení vytvořené umělé neuronové sítě.
|
|
|
Načítání a tisk ASCII čísel v FPGA
Závodník, Tomáš ; Zachariášová, Marcela (oponent) ; Bartoš, Václav (vedoucí práce)
Tématem této práce je otázka zpracování dekadických čísel binárními hardwarovými jednotkami. Použití specializovaného hardware pro tento účel je problematické zejména z důvodu nekompatibility obou číselných soustav. Práce je zaměřena konkrétně na dekadická čísla v pevné řádové čárce předávaná ve formě řetězců ASCII znaků a na technologii FPGA. Navrhovaným řešením je vytvoření hardwarových jednotek umožňujících sekvenční načítání a tisk dekadických čísel ve zmíněné podobě po jednotlivých číslicích. Náplní práce je představení vhodných algoritmů a popis realizace navrhovaných jednotek. Výsledkem je jejich efektivní, konfigurovatelná, přenositelná a znovupoužitelná implementace.
|
|
|
Knihovna pro návrh konvolučních neuronových sítí
Rek, Petr ; Mrázek, Vojtěch (oponent) ; Sekanina, Lukáš (vedoucí práce)
V rámci této diplomové práce je čtenář seznámen s problematikou neuronových a konvolučních neuronových sítí. Na základě těchto znalostí je poté proveden návrh a implementace knihovny umožňující práci s konvolučními neuronovými sítěmi - od návrhu, přes trénování až po validaci. Výsledná knihovna je poté vyhodnocena na klasických úlohách pro konvoluční neuronové sítě a porovnána s jinými knihovnami. Rozšířením knihovny, díky kterému se odliší od jiných volně dostupných, je nezávislost na datovém typu. Každá vrstva může mít až tři na sobě nezávislé datové typy - pro váhy, pro inferenci a pro učení. Za účelem vyhodnocení tohoto rozšíření je součástí knihovny i datový typ s pevnou řádovou čárkou. Vliv této reprezentace na přesnost natrénované sítě je podroben experimentům.
|
|
|
Numerický dělící integrátor SSI
Suntcov, Roman ; Veigend, Petr (oponent) ; Šátek, Václav (vedoucí práce)
Práce se zabývá numerickou integrací a operací dělení v hardware. Čtenář je seznámen s numerickým řešením diferenciálních rovnic pomocí několika různých metod, z nichž lze zmínit například Taylorovu řadu. Dále je probrána operace dělení v hardware a způsob jejího provedení v FPGA. Následně je navržen paralelně-paralelní a sériově-paralelní integrátor. Praktickým cílem práce je návrh a implementace sériově-sériového dělícího integrátoru a vytvoření simulátoru pro něj.
|
|
|
Implementace audio ekvalizéru v hradlovém poli FPGA
Otisk, Libor ; Valach, Soběslav (oponent) ; Kváš, Marek (vedoucí práce)
Bakalářská práce seznamuje se základními typy audio ekvalizérů. Popisuje návrh číslicových filtrů pro grafický ekvalizér, správnou volbu struktury, rozložení a tvar číslicových filtrů. Také popisuje realizaci grafického ekvalizéru v aritmetice s pevnou řádovou čárkou. Dále je popsána implementace algoritmu grafického ekvalizéru na PC a implementace v hradlovém poli FPGA.
|
|
|
Nástroj pro simulaci výpočtů s pevnou řádovou čárkou
Grézl, Vojtěch ; Kunz, Jan (oponent) ; Čala, Martin (vedoucí práce)
Tato bakalářská práce se zabývá vytvořením nástroje pro simulaci výpočtů s pevnou řádovou čárkou. Díky tomuto nástroji dojde ke zjednodušení a ke zvýšení efektivity provádění operací s hodnotami různých datových typů. Pomocí vyčíslení a grafického zobrazení absolutních chyb, které vytváří převod hodnot mezi datovými typy a pomocí maximální absolutní chyby, může uživatel zhodnotit, je-li pro něj tento převod optimální. Po obeznámení s touto problematikou v rámci teoretického úvodu následuje návrh praktické části, který shrnuje realizaci a postup při návrhu programu v prostředí LabVIEW 2021. Postup návrhu praktické části je proveden na základě vlastností a podpory prostředí LabVIEW a jeho FPGA modulu a cílí na vytvoření přívětivého a přehledného uživatelského rozhraní. Výstupem praktické části je nástroj, který pracuje s vytvořeným VI, obsahující posloupnost různých operací s různými vstupními a výstupními datovými typy. Program slouží pro převod čísel různých datových typů na typ jiný, převážně se jedná o převod na datový typ fixed point. Uživatel udává hlavní směr vytvořením vzorového VI, jehož operace budou následně provedeny. Další parametry, které může uživatel nastavit a ovlivnit tak chod programu, jsou uvedeny na uživatelském rozhraní.
|
|
|
Návrh aritmetické jednotky v pevné řádové čárce pro obvody FPGA
Kalocsányi, Vít ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Tato práce se zabývá návrhem aritmetické jednotky pro práci s čísly v pevné řádové čárce pro obvody FPGA a jejím modelem v Matlabu. V práci je představena reprezentace čísel v digitálních obvodech a základní i vybrané doplňující aritmetické operace s čísly v pevné řádové čárce. Dále je navrhnut model aritmetické jednotky v Matlabu, je popsána realizace této jednotky v jazyce VHDL a provedena její implementace do obvodu FPGA. Na závěr je ukázán konkrétní příklad využití navrhnutého modelu aritmetické jednotky pro simulaci složitých systémů v prostředí Simulink.
|
host ::
RSS.