Název: Numerický dělící integrátor SSI
Překlad názvu: SSI Dividing Numerical Integrator
Autoři: Suntcov, Roman ; Veigend, Petr (oponent) ; Šátek, Václav (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2018
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Práce se zabývá numerickou integrací a operací dělení v hardware. Čtenář je seznámen s numerickým řešením diferenciálních rovnic pomocí několika různých metod, z nichž lze zmínit například Taylorovu řadu. Dále je probrána operace dělení v hardware a způsob jejího provedení v FPGA. Následně je navržen paralelně-paralelní a sériově-paralelní integrátor. Praktickým cílem práce je návrh a implementace sériově-sériového dělícího integrátoru a vytvoření simulátoru pro něj. The thesis deals with numerical integration and hardware division operations. The reader is familiar with the numerical solution of differential equations through several different methods, for example Taylor's series. Furthermore, it is discussed the operation of division in the hardware and the method of its implementation in the FPGA. Subsequently, a parallel-parallel and serial-parallel integrator is designed. The practical aim of the thesis is to design and implement a serial-serial dividing integrator and create a simulator for it. 
Klíčová slova: dělící integrátor; FPGA; Obyčejná diferenciální rovnice; pevná řádová čárka; SRT algoritmus; Taylorova řada; Verilog.; Differential equations; dividing integrator; fixed point; FPGA; Taylor series; the SRT algorithm; Verilog.

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/85188

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-558323


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce