|
|
Vývoj paralelních aplikací s Intel Threading Tools
Vadkerti, Ladislav ; Jaroš, Jiří (oponent) ; Dvořák, Václav (vedoucí práce)
Dnešním trendem v návrhu mikroprocesorů je zvyšování počtu výkonných jader na jednom čipu. Zvyšování taktovací frekvence dosáhlo svých limitů způsobených rostoucí energetickou spotřebou. Tento trend přináší nové možnosti pro softwarové vývojáře, kteří mohou využít skutečného paralelizmu ve vykonávání více vláken v rámci aplikace. Ale současný běh vláken také přináší nové problémy, které se při vývoji sekvenčních programů nemusely řešit. Správně navržená aplikace může použitím více vláken dosáhnout zlepšení výkonu lepším využitím hardwarových prostředků. Na druhou stranu, nesprávné použití vláken může vést k degradaci výkonu, nepředvídatelnému chování a chybovým stavům, které jsou těžko řešitelné. Z tohoto důvodu firma Intel vyvinula sadu nástrojů, které mají napomáhat vývojářům analyzovat výkon a detekovat chyby v interakci mezi vlákny. Tato práce se zaměřuje na možnosti použití těchto nástrojů při vývoji vícevláknových aplikací.
|
|
|
IP core pro řízení BLDC motorů
Hráček, Marek ; Bohrn, Marek (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Tato diplomová práce pojednává o vektorovém řízení synchronních BLDC a PMSM motorů pomocí FPGA. V první části je popsána základní teorie těchto motorů a jejich řízení. Následně je popsáno vektorové řízení a jeho náležitosti jako a Parkova transformace. Zbytek práce se zabývá samotným návrhem univerzálního regulátoru s nastavitelnou přesností v jazyce VHDL. Data jsou oddělena od výpočetní části, které je prováděno specializovanou aritmeticko-logickou jednotkou. V poslední části je návrh ověřen v simulátoru pomocí modelu PMSM motoru.
|
|
|
Zhodnocení finanční situace podniku pomocí časových řad
Dvořák, Václav ; Štěpánková, Vladěna (oponent) ; Novotná, Veronika (vedoucí práce)
Tato bakalářská práce je zaměřena na využití statistických metod v praxi, zvláště pak se zajímá o finanční analýzu společnosti HELIX Liberec s.r.o. vyjádřenou vybranými ekonomickými ukazateli v časových řadách v letech 2000-2010. Práce má teoretickou i praktickou část. V teoretické části dojde k objasnění důležitých termínů z oblasti statistiky a finanční analýzy, v praktické části budou uplatněny teoretická východiska k zhodnocení situace podniku a nastínění možných návrhů na zlepšení.
|
|
|
METAFYZICKÁ VYPRÁVĚNÍ
Dvořák, Vojtěch ; Písařík, Petr (oponent) ; Rathouský, Luděk (vedoucí práce)
Práce s názvem „Metafyzická vyprávění“ se vztahuje k osobnímu vnímání a prožívání vnějšího světa i sebe samého, stejně jako k vnímání malby a obrazu. Pojem metafyzika si vypůjčuje z filozofie právě pro jeho tematizování lidského bytí. Vyprávění prezentuje proud vyjádření určený ke sdílení, komunikaci, zábavě i dozvídání. Bakalářská práce se skládá ze série olejomaleb na plátně. Jedná se o abstraktní malby, na nichž zkoumám tvar, barvu a motiv obrazu. Imaginativní výjevy zbavené figur a perspektivy. Cílem je otevřít co možná největší prostor neomezenému vyjádření.
|
|
| |
|
|
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.
|
|
|
Verifikace digitálního obvodu Microcore GNSS Baseband
Peroutka, Ondřej ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Tématem této diplomové práce je verifikace Akviziční jednotky a Sledovací jednotky digitálního obvodu Microcore GNSS Baseband společnosti Honeywell. Teoretická část práce obsahuje stručný úvod o určování polohy pomocí satelitního signálu, princip činnosti verifikovaných jednotek a představení metodiky UVM. Praktická část práce obsahuje požadavky na testované jednotky, testové scénáře a procedury. Také je popsáno verifikační prostředí. Poslední částí je průběh verifikace a její výsledky.
|
|
| |
|
|
Měřicí karta pro systém k testování integrovaných obvodů
Koleček, Jan ; Pristach, Marián (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je navrhnout a realizovat měřicí a stimulační kartu. Hlavním úkolem navrhované karty bude generování stimulačních signálů pro testovaný integrovaný obvod, zpracovávání signálů generovaných testovaným integrovaným obvodem, jejich převádění do digitální podoby a odesílání nadřazenému systému. V práci bude představen výběr vhodných obvodů k její realizaci, návrh obvodového zapojení měřicí a stimulační karty, návrh DPS karty a VHDL popis pro řídicí FPGA.
|
|
| |
host ::
RSS.