|
Návrh protokolu hardwarového akcelerátoru náročných výpočtů nad více jádry
Bareš, Jan ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce se zabývá návrhem komunikačního protokolu, který má umožnit přenos dat mezi řídicím počítačem a výpočetními jádry, implementovanými na čipy FPGA. Účelem komunikace je urychlení výpočetně náročných softwarových algoritmů pro neproudové zpracování dat jejich hardwarovým výpočtem v akceleračním systému. Práce definuje terminologii použitou pro návrh protokolu a analyzuje současná řešení vymezeného problému. Poté práce provádí návrh struktury vlastního akceleračního systému a návrh komunikačnímu protokolu. v hlavní části práce popisuje implementaci protokolu provedenou v jazyku VHDL a simulaci implementovaných modulů. Na závěr uvádí způsob aplikace navrženého řešení a diskutuje možnosti rozšíření této práce.
|
|
Framework pro hardwarovou akceleraci 400Gb sítí
Hummel, Václav ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Platforma NetCOPE již prokázala svou životaschopnost jako framework pro rychlý vývoj hardwarově akcelerovaných síťových aplikací. Tyto aplikace využívají virtualizované síťové funkce (NFV). Aby platforma v nejbližších letech nezastarala, tak se musí přizpůsobit požadavkům souvisejících s příchodem 400 Gigabitového ethernetu. Příchod 400 Gigabitového ethernetu sebou přináší velké množství výzev, které vyžadují nutnost kompletně změnit dosavadní myšlení. Během jediného hodinového cyklu musí být zpracováno několik síťových paketů, což vyžaduje nový koncept zpracování. Je použita pokročilá správa paměti, aby byla dosažena konstantní paměťová složitost vzhledem k počtu DMA kanálů. Díky tomu je možné realizovat se současnou technologií i více než 256 kompletně nezávislých DMA kanálů. Mnoho úsilí bylo kladeno na vytvoření co nejobecnějšího frameworku i pro vyšší rychlosti přesahující 400 Gb/s. Práce se zaměřuje na komunikaci mezi frameworkem a hostitelským počítačem skrze PCI Express rozhraní. Byla vzata do úvahy i varianta s více síťovými rozhraními. Navržený systém je připraven na nasazení na kartách rodiny COMBO, které jsou použity jako referenční platforma.
|
|
Radarový signálový procesor v FPGA
Přívara, Jan ; Musil, Petr (oponent) ; Maršík, Lukáš (vedoucí práce)
Práce se zabývá návrhem a realizací radarového procesoru v FPGA. Teoretická část se věnuje Dopplerově radaru, principům zpracování radarového signálu a cílové platformě Xilinx Zynq. Následně je popsán návrh radarového procesoru včetně jednotlivých komponent a řešení je implementováno. Komponenty pro FPGA jsou popsány v jazyce VHDL. V poslední části je provedeno vyhodnocení implementace, jsou shrnuty poznatky z práce a je navrženo možné pokračování.
|
|
Packet Classification Algorithms
Puš, Viktor ; Lhotka,, Ladislav (oponent) ; Dvořák, Václav (vedoucí práce)
This thesis deals with packet classification in computer networks. Classification is the key task in many networking devices, most notably packet filters - firewalls. This thesis therefore concerns the area of computer security. The thesis is focused on high-speed networks with the bandwidth of 100 Gb/s and beyond. General-purpose processors can not be used in such cases, because their performance is not sufficient. Therefore, specialized hardware is used, mainly ASICs and FPGAs. Many packet classification algorithms designed for hardware implementation were presented, yet these approaches are not ready for very high-speed networks. This thesis addresses the design of new high-speed packet classification algorithms, targeted for the implementation in dedicated hardware. The algorithm that decomposes the problem into several easier sub-problems is proposed. The first subproblem is the longest prefix match (LPM) operation, which is used also in IP packet routing. As the LPM algorithms with sufficient speed have already been published, they can be used in out context. The following subproblem is mapping the prefixes to the rule numbers. This is where the thesis brings innovation by using a specifically constructed hash function. This hash function allows the mapping to be done in constant time and requires only one memory with narrow data bus. The algorithm throughput can be determined analytically and is independent on the number of rules or the network traffic characteristics. With the use of available parts the throughput of 266 million packets per second can be achieved. Additional three algorithms (PFCA, PCCA, MSPCCA) that follow in this thesis are designed to lower the memory requirements of the first one without compromising the speed. The second algorithm lowers the memory size by 11 % to 96 %, depending on the rule set. The disadvantage of low stability is removed by the third algorithm, which reduces the memory requirements by 31 % to 84 %, compared to the first one. The fourth algorithm combines the third one with the older approach and thanks to the use of several techniques lowers the memory requirements by 73 % to 99 %.
|
|
Point to Line Mappings and Other Line Parameterizations not only for Hough Transform
Havel, Jiří ; Kälviäinen, Heikki (oponent) ; Lefevre, Sebastien (oponent) ; Herout, Adam (vedoucí práce)
This works focuses on the Hough transform (HT). The HT is mostly used for the detection of lines or curves, but was also generalized for detection of arbitrary shapes. The main theme of this work are line parameterizations, especially the Point-to-Line mappings. These parameterizations share the property, that a point in the image maps onto a line in the parameter space. This work presents proofs of some properties of PTLMs, notably the existence of a practical pair of PTLMs for line detection and the effect of a convolution in the image space on the contents of the parameter space. Two realtime implementations of HT are presented in this work. Both accelerate HT using graphical hardware. One uses GPGPU API CUDA and the other the rendering API OpenGL. As an application of the line detection, this work describes part of the detection of checkerboard marker usable for the augmented reality.
|
|
Architektura pro rekonstrukci knihy objednávek s nízkou latencí
Závodník, Tomáš ; Kořenek, Jan (oponent) ; Dvořák, Milan (vedoucí práce)
Informační technologie tvoří důležitou součást dnešního světa a algoritmické obchodování je mezi obchodníky již známým pojmem. Vysokofrekvenční obchodování, neboli High Frequency Trading (HFT), si žádá využití speciálních hardwarových akcelerátorů, které dokáží poskytnout odezvu na vstup s dostatečně nízkou latencí. Náplní této diplomové práce je návrh a implementace architektury pro rekonstrukci knihy objednávek, která je nezbytnou součástí HFT řešení určených pro finanční burzy. Cílem je využít technologii FPGA ke zpracování informací o stavu na burze s tak nízkým zpožděním, aby výsledné řešení bylo efektivně použitelné v praxi. Výsledná architektura kombinuje hardware a software ve spojení s rychlými vyhledávacími algoritmy tak, aby bylo dosaženo maximálního výkonu bez dopadů na funkci či úplnost vlastní knihy objednávek.
|
|
Hardware Accelerated Digital Image Stabilization in a Video Stream
Pacura, Dávid ; Orság, Filip (oponent) ; Drahanský, Martin (vedoucí práce)
The aim of this thesis is to propose a new method for digital image stabilization in video stream by exploiting computing power of GPGPU. This unit enables a real time stabilization of high resolution digital video sequences, which is important for further post-processing in computer vision and/or military applications. In order to compare available architectures for GPGPU programming, the proposed algorithm is implemented in three major frameworks. Results are then compared and discussed.
|
|
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
|
|
Pokročilé nástroje pro odposlechy na síťové sondě
Vrána, Roman ; Polčák, Libor (oponent) ; Bartoš, Václav (vedoucí práce)
Tato práce se zabývá návrhem a implementací části systému pro zákonné odposlechy síťového provozu. Navrhovaný systém počítá se zpracováním vysokorychlostního provozu s propustností až 100 Gb/s. Výsledný systém bude využívat hardwarové akcelerace karty s podporou konceptu Software Defined Monitoring (SDM). Samotný software je však navržen tak, aby umožňoval zpracování co nejvyššího množství rámců i bez hardwarové podpory.
|
|
Potlačení vlivu atmosférické turbulence v reálném čase
Macků, Jiří ; Orság, Filip (oponent) ; Marvan, Aleš (vedoucí práce)
Tato práce se zabývá odstraněním nežádoucích deformací obrazu způsobených turbulencemi v zemské atmosféře. Úkolem je navrhnout a implementovat algoritmus potlačení vlivu atmosférických turbulencí ve videosekvencích pro použití v dálkovém kamerovém sledovacím systému. Tato práce se také zaměřuje na optimalizaci stávajících algoritmů pro běh v reálném čase. Algoritmus bude implementován v programovacím jazyce C++ s využitím knihovny pro počítačové vidění OpenCV.
|