|
| |
|
|
Návrh protokolu hardwarového akcelerátoru náročných výpočtů nad více jádry
Bareš, Jan ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce se zabývá návrhem komunikačního protokolu, který má umožnit přenos dat mezi řídicím počítačem a výpočetními jádry, implementovanými na čipy FPGA. Účelem komunikace je urychlení výpočetně náročných softwarových algoritmů pro neproudové zpracování dat jejich hardwarovým výpočtem v akceleračním systému. Práce definuje terminologii použitou pro návrh protokolu a analyzuje současná řešení vymezeného problému. Poté práce provádí návrh struktury vlastního akceleračního systému a návrh komunikačnímu protokolu. v hlavní části práce popisuje implementaci protokolu provedenou v jazyku VHDL a simulaci implementovaných modulů. Na závěr uvádí způsob aplikace navrženého řešení a diskutuje možnosti rozšíření této práce.
|
|
|
Kodér a dekodér samoopravného kódu pro programovatelné paměti typu ROM
Bareš, Jan ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce se zabývá teorií kódování, analyzuje současné skupiny samoopravných kódů a popisuje vlastnosti a parametry vybraných zástupců těchto skupin. Na základě daných kritérií vybírá porovnáním těchto parametrů a vlastností rozšířený Hammingův kód jako vhodný kód pro zabezpečení paměti typu read-only-memory (ROM). Práce popisuje návrh syntetizovatelných modulů kodéru a dekodéru v jazyku VHDL. Dále vysvětluje princip činnosti vytvořené aplikace, která je schopna generovat tyto syntetizovatelné moduly. Pro ověření generovaných modulů vytváří verifikační prostředí, jehož součástí je i model paměti typu ROM, umožňující zápis libovolné chybové hodnoty do paměti. Na závěr provádí automatickou verifikaci generovaných modulů kodéru a dekodéru pro různé šířky vstupního informačního vektoru.
|
|
|
Návrh protokolu hardwarového akcelerátoru náročných výpočtů nad více jádry
Bareš, Jan ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce se zabývá návrhem komunikačního protokolu, který má umožnit přenos dat mezi řídicím počítačem a výpočetními jádry, implementovanými na čipy FPGA. Účelem komunikace je urychlení výpočetně náročných softwarových algoritmů pro neproudové zpracování dat jejich hardwarovým výpočtem v akceleračním systému. Práce definuje terminologii použitou pro návrh protokolu a analyzuje současná řešení vymezeného problému. Poté práce provádí návrh struktury vlastního akceleračního systému a návrh komunikačnímu protokolu. v hlavní části práce popisuje implementaci protokolu provedenou v jazyku VHDL a simulaci implementovaných modulů. Na závěr uvádí způsob aplikace navrženého řešení a diskutuje možnosti rozšíření této práce.
|
|
|
Kodér a dekodér samoopravného kódu pro programovatelné paměti typu ROM
Bareš, Jan ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Práce se zabývá teorií kódování, analyzuje současné skupiny samoopravných kódů a popisuje vlastnosti a parametry vybraných zástupců těchto skupin. Na základě daných kritérií vybírá porovnáním těchto parametrů a vlastností rozšířený Hammingův kód jako vhodný kód pro zabezpečení paměti typu read-only-memory (ROM). Práce popisuje návrh syntetizovatelných modulů kodéru a dekodéru v jazyku VHDL. Dále vysvětluje princip činnosti vytvořené aplikace, která je schopna generovat tyto syntetizovatelné moduly. Pro ověření generovaných modulů vytváří verifikační prostředí, jehož součástí je i model paměti typu ROM, umožňující zápis libovolné chybové hodnoty do paměti. Na závěr provádí automatickou verifikaci generovaných modulů kodéru a dekodéru pro různé šířky vstupního informačního vektoru.
|
|
| |
host ::
RSS.