|
|
Vytvoření modelu procesoru RISC-V
Nosterský, Milan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Bakalářská práce se zabývá implementací modelu procesoru RISC-V v jazyce pro popis architektur CodAL. Teoretická část práce se zaměřuje na popis jazyka CodAL a klasifikaci procesorů. Praktická část práce se věnuje samotné implementaci procesoru RISC-V na úrovni instrukčního modelu a jeho testování. Dále se práce zabývá implementací MMU, časovačem a analýzou proxy kernelu.
|
|
|
Model procesoru NIOS II
Masařík, Marek ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.
|
|
|
Akcelerace aplikací pomocí specializovaných instrukcí
Mikó, Albert ; Krčma, Martin (oponent) ; Hruška, Tomáš (vedoucí práce)
Návrh specializovaných instrukcí pro aplikačně specifické procesory je náročný úkol. Tato práce se zabývá problematikou efektivní specifikace a použití specializovaných instrukci pro optimalizaci aplikací. Zaměřuje se na zlepšení kvality výstupů a uživatelské přívětivosti metody semiautomatického výběru specializovaných instrukcí, aby bylo umožněna optimalizace složitých aplikací. Tato metoda kombinuje manuální výběr instrukce vyznačením úseku zdrojového kódu aplikace a automatické vytvoření popisu instrukce v modelovacím jazyku.
|
|
|
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
|
|
|
Implementace procesoru MicroBlaze v jazyce CodAL
Hájek, Radek ; Zachariášová, Marcela (oponent) ; Pristach, Marián (vedoucí práce)
Diplomová práce obsahuje teoretický základ, rozdělení a funkce procesorů. Shrnuje princip zřetězeného zpracování instrukcí a druhy hazardů v mikroarchitektuře procesorů. Dále seznamuje s možnostmi návrhu procesorů pomocí jazyku CodAL, který je vyvíjen firmou Codasip. V praktické části práce byl vytvořen model procesoru MicroBlaze od firmy Xilinx v jazyce CodAL. Navržený model byl otestován a implementován do obvodu FPGA v rámci praktické ukázky.
|
|
|
Podpora SIMD instrukcí v překladači LLVM
Šnobl, Pavel ; Hynek, Jiří (oponent) ; Masařík, Karel (vedoucí práce)
Tato bakalářská práce se zabývá podporou automatické vektorizace kódu v kompilačním frameworku LLVM a rozšířením modelu procesoru Codix o SIMD instrukce. Výsledkem je schopnost LLVM vytvářet reporty o proběhlém procesu autovektorizace a možnost využívat speciálních direktiv pragma pro dodání dodatečných informací pro optimalizace programů. Rovněž je představen a implementován způsob dodávání informací o architekturách procesorů vytvořených pomocí vývojového prostředí Codasip Framework, potřebných pro efektivnější vektorizaci. Nakonec je pro procesor Codix vybrána a následně do modelu přidána sada celočíselných vektorových instrukcí a souvisejících nových registrů.
|
|
|
Vytvoření modelu procesoru 8051
Krůpa, Tomáš ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Počítačové modelování je dnes velmi důležitou součástí vývojového cyklu téměř každého nového produktu. Cílem této bakalářské práce je vytvoření modelu mikrokontroléru 8051, který by měl rozšířit portfolio upravitelných procesorů dostupných v prostředí Codasip. Model je popsán na dvou úrovních abstrakce na úrovni jednotlivých instrukcí a na úrovni procesorových cyklů. K ověření modelu byly použity programy v ANSI C překládané pomocí volně dostupného překladače SDCC.
|
|
|
Vytvoření modelu procesoru M68000
Adamec, Ondřej ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Cílem této bakalářské práce je vytvoření modelu procesoru Motorola 68000 za použití jazyka pro popis architektur CodAL a integrovaného vývojového prostředí Codasip Studio. V práci jsou použité nástroje představeny. Procesor M68000 se řadí mezi architektury s komplexní instrukční sadou. Architektura procesoru je detailně popsána. Zaměřuji se zejména na programátorský model, formát instrukcí a popis instrukční sady. Struktura vytvořeného modelu je do detailu popsána. Důležitou součástí této práce je také testování výsledného modelu. Je nutné se ujistit, že model je plně funkční a zcela odpovídá reálnému procesoru. K tomu byla použita sada testovacích programů. Pro účely testování byla zprovozněna sada nástrojů pro překlad zdrojových textů z jazyka C do jazyka symbolických adres. Výsledkem je funkční model, který byl otestován aby byla zaručena jehosprávnost.
|
|
|
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
|
|
|
Vytvoření modelů procesorů pomocí ADL jazyka
Steinhauser, Dominik ; Hynek, Jiří (oponent) ; Hruška, Tomáš (vedoucí práce)
Cílem této bakalářské práce je vytvoření modelů dvou procesoru Tensilica Xtensa a Sparc Leon na instrukční úrovni. Modely byly implementovány v ADL jazyku CodAL. Vývoj simulace a testování probíhalo ve vývojovém prostředí Codasip Studiu. Aplikačně specifické procesory mohou být vyvíjeny od začátku, nebo je možné pouze upravit již navrhnutý procesor, aby lépe vyhovoval dané aplikaci. Mnou vytvořené modely budou přidány do portfolia firmy Codasip, které budou moci uživatelé Codasip Studia používat či upravovat. Výsledkem jsou otestované funkční modely těchto procesorů, pro které lze vygenerovat simulátor, assembler i překladač jazyka C. Modely byly porovnány pomocí několika Benchmark testů a výsledky porovnání byly vyhodnoceny.
|
host ::
RSS.