|
| |
|
|
P4 cryptographic primitive support
Cíbik, Peter ; Malina, Lukáš (oponent) ; Smékal, David (vedoucí práce)
This diploma thesis deals with the problem of high-speed communication security which leads to the usage of hardware accelerators, in this case high-speed FPGA NICs. Work with simplification of development of FPGA hardware accelerator applications using the P4 to VHDL compiler. Describes extension of compiler of cryptographic external objects support. Teoretical introduction of the thesis explains basics of P4 language and used technologies. Describes mapping of external objects to P4 pipeline and therefore to FPGA chip. Subsequently deals with cryptographic external object, compatible wrapper implementation and verification of design. Last part describes implementation and compiler extension, cryptographic external object support and summarizes reached goals.
|
|
|
Využití jazyka P4 k popisu akcelerovaného zařízení na ochranu před DoS útoky
Kuka, Mário ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práca sa zaoberá vývojom sieťového zariadenia na ochranu pred (D)DoS útokmi prostredníctvom vysoko úrovňového jazyka P4. Hlavnou úlohou je vytvorenie flexibilného zriadenia s využitím jazyka P4. To nám umožní rýchlo reagovať na stále nové a zložitejšie útoky (D)DoS. Návrh zariadenia sa zaoberal prevodom jednotlivých častí firmwaru zariadenia do jazyka P4. Následne bol uskutočnený návrh celého firmwaru zariadenia. Návrh bol uskutočnený s ohľadom na limity aktuálne dostupných prekladových nástrojov jazyka P4. Navrhnuté zariadenie bolo implementované pre hardvérové akcelerátory s technológiu FPGA. Zariadenie bolo testované v laboratórnych podmienkach, kde bola overená jeho funkčnosť a výkonnosť. Zariadenie bude nasadené v sieťovej infraštruktúre CESNET.
|
|
|
Stavové zpracování paketů v jazyce P4
Kohout, Pavel ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
S rostoucími rychlostmi a komplexností počítačových sítí vznikají požadavky na vytváření výkonných zařízení, která jsou schopna provádět sběr statistik a měnit svoji funkcionalitu podle požadavků síťových administrátorů. Tyto požadavky mohou být popsány pomocí specializovaných programovacích jazyků, například jazykem P4. V rámci této bakalářské práce byl proveden návrh, implementace, testování a integrace modulů stavových pamětí registrů a čítačů do systému překladače jazyka P4 do technologie FPGA. Vytvořený systém podporuje sběr statistik popsaných v jazyce P4 na rychlosti až 100 Gb/s.
|
|
|
Vzdálená konfigurace P4 zařízení
Neruda, Jakub ; Kučera, Jan (oponent) ; Wrona, Jan (vedoucí práce)
Administrace rozsáhlých sítí z centrálního uzlu nezávisle na API poskytovaných výrobci síťových prvků je dnes stále ještě nevyřešený problém. K její praktické realizaci velice přispěl koncept SDN, který byl implementován mimo jiné protokolem OpenFlow. V současné době se rozšiřuje jazyk P4, umožňující přesně popsat proces zpracování paketů v síťovém prvku a disponující unifikovaným konfiguračním řešením známým jako P4 Runtime. Sdružení CESNET je jednou ze skupin, které v rámci svého výzkumu začínají podporovat P4, a to v rámci síťových karet Combo. V rámci této práce bylo navrženo a realizováno rozšířené API umožňující konfiguraci flow tabulek za běhu zařízení. Toto API bylo následně využito pro implementaci základní podpory karet Combo v P4 Runtime.
|
|
|
Akcelerace OVS s využitím akcelerační karty s FPGA
Vido, Matej ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Výkon virtuálneho prepínača Open vSwitch (OVS) je nedostatočný pre súčasné požiadavky na kapacitu liniek pre pripojenie serverov. Preto vznikajú snahy o akceleráciu OVS či už na úrovni softvéru, ale aj prenesením záťaže do sieťovej karty. V tejto práci je riešená problematika akcelerácie OVS s využitím sieťových kariet COMBO pre 100G Ethernet vyvíjaných združením CESNET. Navrhnuté riešenie využíva firmvér pre FPGA generovaný z popisu v jazyku P4 pre klasifikáciu paketov v karte a framework DPDK pre dátové prenosy a nahrávanie klasifikačných pravidiel do karty. Pri preposielaní jedného dátového toku z fyzického rozhrania na fyzické rozhranie s využitím jedného jadra CPU je pri najkratších rámcoch dosahovaná rýchlosť prenosu paketov 11,2 Mp/s (10-krát viac ako s klasickým OVS) s klasifikáciou v karte a 5,9 Mp/s bez klasifikácie v karte.
|
|
|
Systém pro monitorování síťových protokolů
Selecký, Roman ; Dražil, Jan (oponent) ; Kořenek, Jan (vedoucí práce)
Monitorovanie sietí je potrebné najmä pri diagnostike, riešení problémov, detekcii nežiadúcej prevádzky a podozrivého zapúzdrenia hlavičiek protokolov. Preto je cieľom tejto práce vytvoriť návrh a implementáciu systému pre monitorovanie 10 Gb sietí, ktorý poskytuje informácie o štruktúre sieťovej prevádzky a zároveň umožňuje zachytiť pakety na základe sekvencie zapúzdrenia protokolov. Pre dosiahnutie potrebnej priepustnosti bola implementácia paketového analyzátora a filtra paketov hardvérovo akcelerovaná v FPGA. Flexibilitu zabezpečuje využitie nástroja mapujúceho program v jazyku P4, ktorý popisuje spracovávanie paketov, do jazyka VHDL. Na základe informácií získaných pri analýze paketov sú vytvárané záznamy o tokoch a tie sú ukladané pomocou protokolu IPFIX. Prostredníctvom grafického rozhrania sú zozbierané informácie zobrazované užívateľovi vo forme stromu protokolov, ktorého uzly sú asociované so záznamami o tokoch.
|
|
|
Analýza a extrakce položek z hlaviček paketů v FPGA
Selecký, Roman ; Košař, Vlastimil (oponent) ; Kořenek, Jan (vedoucí práce)
Zariadenia, ktoré sa zúčastňujú komunikácie prostredníctvom počítačových sietí, potrebujú spracovávať pakety a získavať informácie z hlavičiek protokolov. S nárastom počtu protokolov a častými zmienami v ich definíciách, vzniká potreba zaistiť nielen vysokú rýchlosť, ale aj flexibilitu analyzátorov paketov. Preto je cieľom tejto práce vytvoriť návrh jednotky, ktorá umožní jednoducho definovať nové protokoly a generovať výkonnú hardwarovú architektúru. Využitie jazyka P4, popisujúceho hlavičky prokolov a spracovávanie paketov, v kombinácii s možnosťou rekonfigurovať hradlové polia FPGA, nám umožňuje vytvoriť flexibilný analyzátor paketov. Aby bolo možné dostatočne rýchlo premietať zmeny v popise tohto analyzátora, bol vyvynutý program mapujúci popis v jazyku P4 do navrhnutej architektúry.
|
|
|
Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA
Kekely, Michal ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práca sa zaoberá návrhom a implementáciou mapovania vyhľadávacích tabuliek jazyka P4 do technológie FPGA. Cieľom práce bolo popísať kľúčové princípy, ktoré je potrebné pochopiť na vytvorenie návrhu samotného mapovania a fungovania potrebných algoritmov, tieto princípy aplikovať v rámci implementácie a analyzovať výsledné riešenie z pohľadu rýchlosti a náročnosti na pamäť a zdroje cieľovej architektúry. Výsledok práce poskytuje konfigurovateľnú hardvérovú jednotku schopnú klasifikovať pakety a jej prepojenie na vyhľadávacie tabuľky jazyka P4. Riešenie využíva algoritmus DCFL a oproti algoritmom HiCuts a HyperCuts dosahuje v najhoršom prípade porovnateľné priepustnosti, ale vyžaduje podstatne menej pamäte.
|
|
|
Marketingový mix společnosti On Semiconductor a.s.
Majeriková, Ela ; Streda, Peter (oponent) ; Novák, Petr (vedoucí práce)
Táto bakalárska práca sa venuje sa problematike marketingu na priemyselných trhoch v porovnaní z marketingom na trhoch spotrebiteľských. V teoretickej časti sa rozoberá teória marketingu a marketing na B2B trhoch, rozdiely medzi spotrebným a priemyselným trhom a marketingový mix na B2B trhoch. V analytickej časti sa predstaví spoločnosť ON Semiconductor, a.s, jej marketingový mix pre SMART METER aplikácie a analýza makroprostredia. Na základe získaných výsledkov je vypracovaná PEST a SWOT analýza. V implementačnej časti sú navrhnuté riešenia slabých miest vychádzajúcej zo SWOT analýzy.
|
host ::
RSS.