|
|
Design of selected IEEE 802.1Q standard parts
Kliment, Filip ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with network substandards from the TSN group (IEEE 802.1Q), which deal with prioritization of network traffic in TSN networks. These sub-standards include 802.1QBV and 802.1QBU, which have been described in more detail and compared in terms of network permeability and latency. Substandard 802.1QBU was chosen for the design implementation in FPGA. The design was described in VHDL. The devloped design was verified by simulations, using self-tests. The work includes synthesis and time analysis.
|
|
|
Přehrávač hudby (syntetizér) pomocí FITkitu
Melichar, Vojtěch ; Minařík, Miloš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce se zabývá metodami syntézy zvuku a návrhem syntezátoru pro platformu FITkit. V první části jsou charakterizovány jednotlivé metody syntézy zvuku a je zde také uvedena stručná historie syntézy zvuku. Dále je charakterizován zvukový čip SID 6581. V druhé části práce je uveden návrh jednotlivých částí syntezátoru: oscilátoru, generátoru obálky, hlasu a filtru. Tyto komponenty jsou následně složeny do větších celků tak, aby vytvořily syntezátor. Korektnost implementace je ověřena pomocí simulace v programu ModelSim 6.6d. Jednotlivé komponenty jsou simulovány samostatně a poté jsou simulovány ve větších celcích.
|
|
| |
|
|
Interface for Communication on Hardware Accelerated Circuits
Slávik, Mark ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
The work deals with the description and implementation of the MicroSD interface on programmable logic arrays. The thesis describes the FPGA theory, VHDL language, Vivado environment,pheripherals on FPGA board, VitisHLS. Next, the implementation of the code and its simulation is described. At the end, digital image processing using FPGA and Micro SD card is explained.
|
|
|
Generátor náhodných čísel se zvoleným rozložením
Kajan, Michal ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Táto práca popisuje problematiku generovania pseudonáhodných čísel. V prvej časti sú priblížené spôsoby získavania pseudonáhodných postupností a uvedené typické príklady generátorov. Táto časť takisto obsahuje popis transformačných metód rozložení pseudonáhodných čísel a stručne pojednáva o testovaní vlastností generátorov náhodných čísel. V nasledujúcej časti je detailne rozobratý generátor typu LFSR, ktorý je najpoužívanejším typom generátoru pre hardvérové aplikácie. Nasleduje popis transformácie a implementácia obvodu, ktorý realizuje transformáciu do exponenciálneho rozloženia. Na záver sú uvedené hardvérové požiadavky pre realizáciu navrhnutých obvodov v FPGA.
|
|
|
Využití funkcionálních jazyků pro hardwarovou akceleraci
Hodaňová, Andrea ; Kadlček, Filip (oponent) ; Fučík, Otto (vedoucí práce)
Cílem této práce je prozkoumat možnosti využití funkcionálního paradigmatu pro hardwarovou akceleraci, konkrétně pro datově paralelní úlohy. Úroveň abstrakce tradičních jazyků pro popis hardwaru, jako VHDL a Verilog, přestáví stačit. Pro popis na algoritmické či behaviorální úrovni se rozmáhají jazyky původně navržené pro vývoj softwaru a modelování, jako C/C++, SystemC nebo MATLAB. Funkcionální jazyky se s těmi imperativními nemůžou měřit v rozšířenosti a oblíbenosti mezi programátory, přesto je předčí v mnoha vlastnostech, např. ve verifikovatelnosti, schopnosti zachytit inherentní paralelismus a v kompaktnosti kódu. Pro akceleraci datově paralelních výpočtů se často používají jednotky FPGA, grafické karty (GPU) a vícejádrové procesory. Praktická část této práce rozšiřuje existující knihovnu Accelerate pro počítání na grafických kartách o výstup do VHDL. Accelerate je možno chápat jako doménově specifický jazyk vestavěný do Haskellu s backendem pro prostředí NVIDIA CUDA. Rozšíření pro vysokoúrovňovou syntézu obvodů ve VHDL představené v této práci používá stejný jazyk a frontend.
|
|
|
Metody kompenzace nesymetrií kvadraturního demodulátoru
Povalač, Karel ; Valenta, Václav (oponent) ; Maršálek, Roman (vedoucí práce)
Kvadraturní modulátor (demodulátor) je používán ve vysílací (přijímací) části mnoha zařízení. Nežádoucí parametry mohou ovlivňovat amplitudu, fází nebo stejnosměrný offset modulátoru (demodulátoru). Kompenzování těchto nesymetrií bylo hlavním úkolem práce. Nejprve v prostředí MATLAB vznikly simulace těchto metod a dále byly zkoumány jejich výsledky. Následovala implementace těchto metod na programovatelný logický obvod pomocí programu Xilinx ISE. K tomuto účelu byla využita vývojová deska V2MB1000 s analogovým modulem Memec P160. V poslední fázi byly výsledky simulací podloženy praktickým měřením.
|
|
|
Konstrukce GPS přístroje
Hort, Marek ; Jaroš, David (oponent) ; Šteffan, Pavel (vedoucí práce)
Cílem předkládané diplomové práce bylo vytvořit zařízení schopné přijímat navigační data ze systému GPS. Tyto data následně ukládat do vlastní paměti a po připojení k PC je zobrazit na satelitní mapě. Zařízení bylo realizováno za pomocí obvodu FPGA a GPS modulu LEA -5s. Byl vytvořen popis v jazyce VHDL, který byl do obvodu implementován. Součástí VHDL designu byl i popis procesoru PICOBLAZE, který řídí celé zařízení. Pro zobrazení a archivaci dat uložených v zařízení byla vytvořena PC aplikace GPS TRACER. Ta je schopna prostřednictvím GOOGLE MAPS zobrazit uloženou trasu na satelitní mapě. Pro vytvářené zařízení byly navrženy a zhotoveny desky plošných spojů, které byly následně ručně osazeny.
|
|
|
FSO transceiver for link quality estimation
Novák, Marek ; Vlček, Čestmír (oponent) ; Wilfert, Otakar (vedoucí práce)
This thesis deals with bit error ratio diminution of a free space optical link using the principle of reciprocity applied to the communication channel along with a selectable coding. Low-density parity check coding and Reed-Solomon coding is implemented, due to their acceptable performance. Residual frame error rate ratio is calculated and accessible as output of the system, which is implemented on a field programmable gate array chip.
|
|
|
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
|
host ::
RSS.