|
|
Čidlo vibrací
Matěj, Jan ; Pristach, Marián (oponent) ; Bohrn, Marek (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací systému pro snímání vibrací převodovky motoru radarové antény. V práci jsou přiblíženy principy funkce senzorů vibrací, přehled různých typů snímačů a jejich vhodnost pro danou aplikaci. Dále se práce zaobírá výběrem vhodného senzoru, popisem systému pro přenos těchto dat do počítače a vyhodnocením naměřených výsledků.
|
|
|
Hardwarová akcelerace analýzy a extrakce položek z hlaviček paketů
Polčák, Libor ; Tobola, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá analýzou paketů a jejich zpracováním ve vysokorychlostních sítích za použití FPGA. Byl navržen model analýzy protokolů a vhodná hardwarové architektura. Popis protokolů je možno vytvořit pomocí XML, který je automatizovaně převeden do popisu ve VHDL. Díky tomu, že se zpracovává současně více bajtů, případně hlaviček protokolů, v jednom hodinovém cyklu, je navržená jednotka schopna zpracovávat pakety na rychlostech 10 Gb/s.
|
|
|
Hardwarová akcelerace extrakce položek z hlaviček paketů
Polčák, Libor ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Většina síťových zařízení pro svou činnost potřebuje získávat položky z hlaviček různých protokolů obsažených v přijatých paketech. Tato práce se zabývá návrhem efektivní jednotky umožňující analýzu hlaviček a extrakci dat v závislosti na požadavcích konkrétní aplikace. Speciální důraz je kladen na možnost zpracování protokolů druhé, třetí a čtvrté síťové vrstvy včetně tunelování paketů. Podporované protokoly je možné volit na základě specifických požadavků různých aplikací. Pro analýzu dat je využíván model založený na pravé lineární gramatice transformované na konečný automat. Technologie FPGA umožňuje skloubení konfigurovatelnosti softwaru s rychlostí hardwarového zpracování nutného pro vysokorychlostní sítě. Implementovanou jednotku je možné využít i pro sítě s rychlostí 40 Gb/s. Extrahované položky je možné vybírat i za běhu jednotky.
|
|
|
Akcelerace algoritmů pro hledání palindromu a opakujících se struktur
Voženílek, Jan ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Veškerá genetická informace živých organismů je uložena v DNA. Zkoumání její struktury a funkce představuje důležitou oblast výzkumu moderní biologie. Jednou ze zajímavých struktur, vyskytujících se v sekvencích DNA, jsou také palindromy. Na základě jejich výzkumu se předpokládá, že hrají důležitou roli při interpretaci informace uložené v DNA, jelikož se často vyskytují v okolí důležitých genů. Jejich hledání je složitější díky výskytu mutací (změn v posloupnosti prvků DNA), což zvyšuje časovou složitost algoritmů. Proto má smysl zabývat se jejich paralelizací a akcelerací. Rozborem metod pro hledání palindromů a návrhem akcelerační architektury se zabývá tato práce. Výpočet pomocí hardwarové jednotky implementované v čipu FPGA na kartě ml555 může být až 6 667krát rychlejší oproti nejlepšímu známému softwarovému řešení využívajícímu sufixová pole.
|
|
|
Implementace algoritmu pro hledání podobností DNA řetězců v FPGA
Pařenica, Martin ; Martínek, Tomáš (oponent) ; Fučík, Otto (vedoucí práce)
Tato práce popisuje způsoby porovnání nukleotidových řetězců s využitím párového a vícenásobného porovnání. V práci jsou popsány algoritmy párového porovnávání pro hledání nad daty v databázích a nebo algoritmy využívající dynamické programování. Dále jsou popsány způsoby vícenásobného porovnání. Mezi základními algoritmy je uvedeno dynamickým programováním a nebo algoritmy, které s využitím určité míry nepřesnosti postupně sestavují porovnání. Teoretickou část práce uzavírá popis technologie FPGA. Další část práce, praktická část, je věnována implementaci jednoho z vícenásobných algoritmů. Závěrečná část shrnuje vlastnosti vybraného algoritmu.
|
|
|
Využití moderních metod zvyšování spolehlivosti pro implementaci řídicího systému
Szurman, Karel ; Mičulka, Lukáš (oponent) ; Kaštil, Jan (vedoucí práce)
U leteckých řídicích a kritických systémů je nutné zaručit minimální úroveň odolnosti vůči poruchám a jejich vysokou spolehlivost. Na elektronické součástky těchto systémů působí nežádoucím vlivem okolní podmínky prostředí a to hlavně kosmické záření. V práci jsou popsány nejčastější typy poruch polovodičových součástek a zařízení spolu s moderními metodami, kterými lze zvýšit odolnost systému proti těmto poruchám a jeho celkovou spolehlivost. Jsou uvedeny aspekty návrhu leteckého systému vzhledem k jeho konečné certifikaci a způsoby, jakými lze posoudit jeho bezpečnost. Práce popisuje návrh a implementaci řídicího systému CAN sběrnice pro platformu FPGA, který využívá protokolu CANAerospace. Vytvořený systém je dále vylepšen pomocí TMR architektury. Odolnost proti poruchám obou verzí systému je otestována prostřednictvím SEU frameworku, jenž umožňuje za pomocí částečné dynamické rekonfigurace generovat SEU poruchy přímo do designu běžícího v FPGA.
|
|
| |
|
|
Digitální modulátor pro vícestavové modulace
Žižka, Josef ; Hubík,, Vladimír (oponent) ; Šebesta, Jiří (vedoucí práce)
Cílem této práce je seznámit čtenáře se základním principem a možnostmi řešení digitálního modulátoru pro vícestavové modulace s integrovaným obvodem AD9957 od firmy Analog Devices. Navrhnout blokové i konkrétní schéma modulátoru a celé zařízení zrealizovat. Dále se zabývá využitím standardního rozhraní USB ke komunikaci, ovládání a přenosu dat mezi modulátorem a ovládacím počítačem. Práce popisuje jednotlivé bloky navrženého zařízení, desku plošných spojů, vytvořený firmware a aplikační program pro snadné ovládání pomocí PC. V závěru práce jsou popsány některé výsledky měření a zhodnoceny dosažené výsledky.
|
|
|
Implementace ethernetového komunikačního rozhraní do obvodu FPGA
Skibik, Petr ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.
|
|
|
Hardwarový simulátor únikového kanálu
Pirochta, Pavel ; Kováč, Michal (oponent) ; Maršálek, Roman (vedoucí práce)
Rádiový únikový kanál je prostředí, ve kterém dochází k různému rušení a úniku signálu vlivem vícecestného šíření. Únikový kanál je modelován pomocí filtru s konečnou impulsní odezvou s časově proměnnou impulsní charakteristikou. Realizace tohoto filtru je založena na principu TDL (Tapped Delay Line) modelu, kde je simulováno zpoždění a útlum signálu v jednotlivých větvích modelu. Výsledkem této práce je návrh simulátoru vybraného únikového kanálu a jeho hardwarový popis pro implementaci do zvoleného cílového obvodu FPGA.
|
host ::
RSS.