|
|
Sledování tréninku s využitím technologie NFC
Blažík, Vojtěch ; Zachariášová, Marcela (oponent) ; Strnadel, Josef (vedoucí práce)
Tato práce se zabývá vývojem mobilní aplikace využívající technologii NFC pro sledování tréninků a monitorování využití strojů v posilovnách. V práci jsou shrnuty základní důvody a přístupy ke sledování tréninků a vytížení strojů, shrnuje také technologii NFC a vývoj mobilních aplikací se zaměřením na multiplatformní framework Flutter. Výsledná aplikace je založená na architektuře klient-server s podporou offline režimu a k identifikaci stroje a cviků využívá identifikátory rozmístěných NFC štítků. Přínosem práce je ukázka funkčního systému, který využívá tuto technologii netradičním způsobem k dosažení vyššího uživatelského komfortu.
|
|
|
System for Electricity Consumption Registration
Hockicko, Matej ; Zachariášová, Marcela (oponent) ; Mrázek, Vojtěch (vedoucí práce)
The aim of this work is to design a system to record the consumed electricity. This system will consist of an embedded device that monitors the optical output of the meter and a mobile application, which will be able to download and display the measured data using bluetooth technology. The embedded system will consist of a microcontroller from Nordic Semiconductor. The mobile application will be programmed in the Flutter framework. Historically measured data will be stored on the cloud. The focus of the design will be on the battery life of the embedded device, which will be powered by a CR2032 battery. The main benefit of this work is the ability to monitor electricity consumption using the embedded device and mobile application without the need of owning a smart meter.
|
|
|
Simulace a optimalizace metod DNA výpočtů
Plevač, Lukáš ; Zachariášová, Marcela (oponent) ; Bidlo, Michal (vedoucí práce)
Tato práce se zaměřuje na vytvoření programu pro simulaci architektury výpočtů SIMD||DNA a následné využití této simulace k navrhování nových algoritmů pro tuto architekturu, jako jsou například posuvný registr, 3-Stavový celulární automat nebo LFSR registr. SIMD||DNA patří mezi výpočetní architektury v oblasti DNA výpočtů, což je netradiční způsob výpočtů zcela odlišný od dnešních elektronických počítačů. Hlavním principem DNA výpočtů je využití vlastností DNA pro zpracování informací. Tato metoda přináší výhody v energetické efektivitě a masivním paralelismu teoreticky umožňujícím překonat současné limity zpracování informací. Taktéž nabízí vyšší hustotu ukládání informací, což vedlo k vzniku nového typu úložišť známých jako DNA digital data storage. SIMD||DNA je architekturou, která se snaží provádět výpočty s takto uloženými daty.
|
|
|
Implementace systému pro testování integrovaných obvodů pomocí JTAG rozhraní
Prášil, Pavel ; Zachariášová, Marcela (oponent) ; Petyovský, Petr (vedoucí práce)
Tato diplomová práce se zabývá testováním integrovaných obvodů s procesorem RISC-V pomocí JTAG protokolu. Cílem práce je návrh modulu pro podporu dvouvodičové varianty JTAG protokolu a návrh rozšiřujícího protokolu pro přístup na systémovou sběrnici RISC-V procesoru pomocí JTAG rozhraní. Navržený modul bude použit pro testování integrovaného obvodu pomocí dvouvodičového JTAG rozhraní za účelem redukce počtu pinů dedikovaných pro JTAG rozhraní. Rozšiřující protokol bude sloužit pro zkrácení doby nutné k testování integrovaných obvodů. Práce obsahuje popis systému pro testování RISC-V procesorů, návrh a implementaci modulu pro dvouvodičový JTAG protokol a také návrh a implementaci modulu pro přístup na systémovou sběrnici pomocí rozšiřujícího protokolu. Součástí práce je také rozšíření testovacího SW prostředí o funkce pro komunikaci pomocí rozšiřujícího protokolu a ověření funkčnosti HW řešení. V práci je také uvedeno vyhodnocení časové efektivity realizovaného komunikačního řešení.
|
|
|
Hardware Accelerated Functional Verification
Zachariášová, Marcela ; Kotásek, Zdeněk (oponent) ; Kajan, Michal (vedoucí práce)
Functional verification is a widespread technique to check whether a hardware system satisfies a given correctness specification. The complexity of modern computer systems is rapidly rising and the verification process takes a significant amount of time. It is a challenging task to find appropriate acceleration techniques for this process. In this thesis, we describe theoretical principles of different verification approaches such as simulation and testing, functional verification, and formal analysis and verification. In particular, we focus on creating verification environments in the SystemVerilog language. The analysis part describes the requirements on a system for acceleration of functional verification, the most important being the option to easily enable acceleration and time equivalence of an accelerated and a non-accelerated run of a verification. The thesis further introduces a design of a verification framework that exploits the field-programmable gate array technology, while retaining the possibility to run verification in the user-friendly debugging environment of a simulator. According to the experiments carried out on a prototype implementation, the achieved acceleration is proportional to the number of checked transactions and the complexity of the verified system. The maximum acceleration achieved on the set of experiments was over 130 times.
|
|
|
Návrh specializovaných instrukcí
Koscielniak, Jan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato práce se věnuje návrhu a implementaci specializovaných instrukcí pro architekturu instrukční sady RISC-V. Tato instrukční rozšíření slouží k akceleraci sady vybraných kryptografických algoritmů. Nové instrukce jsou implementovány v prostředí Codasip Studia na modelu 32bitového procesoru s instrukční sadou RV32IM. Byly zvoleny implementace kryptografických algoritmů s otevřeným zdrojovým kódem, který byl upraven, aby používal nové instrukce. Jednotlivé instrukce byly aplikovány na příslušné algoritmy, otestovány a profilovány. Výsledkem práce je rozšíření instrukční sady, které umožňuje až sedminásobné zrychlení v závislosti na vybraném algoritmu.
|
|
|
Evolutionary Analogue Amplifier Optimisation
Bielik, Marek ; Zachariášová, Marcela (oponent) ; Bidlo, Michal (vedoucí práce)
This thesis demonstrates the capabilities of the evolutionary algorithms, namely the evo lution strategies, in the domain of the analog amplifiers design. The ngSPICE simulator is integrated into the implementation and it is used for the evaluation of the optimized solutions. There are various methods for evaluating amplifiers proposed in the thesis and also various experiments and their results which were used for the determination of the most optimal parameters for evolution strategies. The goal was to optimize the values of components of the single and two stage common emitter amplifiers. The result is a tool that provides the design of amplifiers with an arbitrary gain, which is within the bounds of the circuit's possibilities, without using any mathematical apparatus.
|
|
|
Nástroj pro statistické vyhodnocení koevolučních algoritmů
Urban, Daniel ; Zachariášová, Marcela (oponent) ; Drahošová, Michaela (vedoucí práce)
V této bakalářské práci se nachází teoretický základ, který nás seznámí s evolučními algoritmy, genetickým programováním, koevolučními algoritmy a metodami pro jejich statistické vyhodnocení. Dále se tato práce zabývá návrhem a implementací nástroje s grafickým uživatelským rozhraním, který umožňuje analýzu koevolučního algoritmu pro různá nastavení parametrů a jeho statistické vyhodnocení. Funkčnost implementovaného nástroje byla testována na datech získaných z externího programu umožňujícího evoluční návrh obrazových filtrů s využitím koevoluce prediktorů fitness. Výsledné grafy a statistiky umožňují jednoduché porovnávání průběhů a výsledků jednotlivých běhů programu.
|
|
| |
|
|
Specifikace scénářů portovatelných stimulů pro moduly procesoru RISC-V
Bardonek, Petr ; Bidlo, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Práce se zabývá návrhem a implementací verifikačních scénářů portovatelných stimulů pro vybrané moduly procesoru Berkelium implementujícím architekturu RISC-V od společnosti Codasip. Cílem této práce je s využitím nového standardu pro Portable Stimulus připravovaného organizací Accellera navrhnout a implementovat scénáře portovatelných stimulů za použití nástroje Questa InFact od společnosti Mentor. Takto navržené scénáře portovatelných stimulů se připojí k již existujícím verifikačním prostředím vytvořených podle metodiky UVM a následně se pomocí nich provede verifikace modulů procesoru Berkelium implementujícím architekturu RISC-V. Poslední částí práce je vyhodnocení úrovně portovatelnosti implementovaných scénářů do jednotlivých úrovní procesoru Berkelium implementujícím architekturu RISC-V (IP bloky, subsystémy, systémy jako celek), kdy je snahou využít navržené scénáře napříč všemi verifikovanými úrovněmi.
|
host ::
RSS.