|
|
Plán reakce na nouzové situace v letecké škole
Jedlička, Petr ; Švec, Michal (oponent) ; Šplíchal, Miroslav (vedoucí práce)
Diplomová práce je zaměřena na tvorbu Plánu reakce v případě nouze pro leteckou školu. První část práce se věnuje organizacím v letectví a jiném dopravním průmyslu, které ukládají povinnost zavedení systému řízení bezpečnosti. Další část analyzuje požadavky předpisů a dokumentů na Plánu reakce v případě nouze. Třetí kapitola je věnována tvorbě všeobecného manuálu, který pomůže leteckým školám při tvorbě ERP. V poslední kapitole je ukázka konkrétního ERP pro modelovou leteckou školu, který je vytvořen dle manuálu z třetí části práce.
|
|
|
Postkvantová kryptografie na platformě FPGA
Dobiáš, Patrik ; Jedlička, Petr (oponent) ; Malina, Lukáš (vedoucí práce)
Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů.
|
|
|
Ovladač tříosého nanometrického manipulátoru
Pernica, Lukáš ; Jedlička, Petr (oponent) ; Drexler, Petr (vedoucí práce)
Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M.
|
|
|
Optimalizace zdanění příjmů společníka s.r.o.
Jedlička, Petr ; Urbánková, Růžena (oponent) ; Polák, Michal (vedoucí práce)
Tato práce se zabývá optimalizací zdanění společníka ve společnosti s ručením omezeným. Práce se snaží najít odpověď na otázku, zda je pro společníka výhodnější zdanění odměny za práci pro společnost, tedy práci zdaněnou jako příjem ze závislé činnosti včetně odvodu pojistného, anebo zdanění podílu na zisku z majetkového podílu na společnosti.
|
|
|
Verifikace funkčních bloků pro FPGA
Kříž, Daniel ; Smékal, David (oponent) ; Jedlička, Petr (vedoucí práce)
Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu.
|
|
|
Kryptografie na výkonově omezených zařízeních
Šťovíček, Petr ; Jedlička, Petr (oponent) ; Dzurenda, Petr (vedoucí práce)
Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat.
|
|
|
Hlukoměr a detektor zvuků
Jedlička, Petr ; Novák, Marek (oponent) ; Povalač, Aleš (vedoucí práce)
Práce se zabývá návrhem a konstrukcí hlukoměru, který vyjadřuje míru hluku pomocí hladiny akustického tlaku. Pro měření hluku je možné nastavit jeden ze dvou váhových filtrů typu A nebo C zohledňujících vlastnosti lidského sluchu, dále je možné přepínat mezi režimy Fast a Slow v závislosti na rychlosti změn měřené hladiny hluku. Zařízení dále umožňuje odesílání naměřených hodnot do počítače pomocí měřící aplikace. Zařízení je napájeno třemi tužkovými bateriemi nebo přes USB rozhraní z počítače. Hlukoměr je možné hlasově ovládat.
|
|
|
Konstrukce modulární miniaturizované aparatury pro zachytávání iontů
Jedlička, Petr ; Pham, Minh Tuan ; Grim, Jakub ; Čížek, Martin ; Čepil, Adam ; Slodička, L. ; Číp, Ondřej
Rozvíjíme novou experimentální aparaturu pro laserové chlazení zachycených iontů, zaměřenou na vysokou homogenitu elektrického pole, modularitu a malé rozměry. Aparatura umožňuje měření s Coulombovskými krystaly a snadnou modifikaci pro různé experimenty. Past s vysokou homogenitou je vytvořena elektroerozivním obráběním, zatímco modularita umožňuje výměnu klíčových částí. Díky miniaturizaci rozměrů dosahujeme větší numerické apertury objektivů a snížení rozměrů magnetického stínění. Tato přenosná aparatura nabízí nové možnosti pro studium iontů a je perspektivní pro aplikace v družicových systémech a průzkumných satelitech.
|
|
|
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
|
|
|
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
|
host ::
RSS.