|
|
Optimizing components for Dilithium and Kyber unified hardware implementation
Dobiáš, Patrik ; Malina, Lukáš
As the ongoing standardization process of postquantum schemes yields initial outcomes, it is important not only to focus on optimization of standalone implementations but also to explore the possibilities of combining multiple schemes into one unified architecture. In this paper, we focus on exploring the combination of two NIST selected schemes, namely the CRYSTALS-Dilithium digital signature scheme and the CRYSTALS-Kyber key encapsulation scheme. We present optimized designs of unified hardware components that can be used as building blocks for these schemes. All implemented components outperform state-of-the-art implementations in both hardware utilization and performance.
|
|
|
Aplikace pro správu FPGA karet
Ostrý, Pavel ; Ilgner, Petr (oponent) ; Dobiáš, Patrik (vedoucí práce)
Bakalářská práce se zaměřuje na problematiku správy FPGA karet (Field Programmable Gate Array) v kontextu školního systému VUT FEKT. FPGA karty jsou zařízení, která umožňují programování hardwaru pomocí programovatelných logických obvodů, což umožňuje výrazné zefektivnění specifických úkolů vyžadujících malou odezvu a vysoký průtok dat. Přestože jsou FPGA karty stále populárnější, chybí uživatelská grafická aplikace, která by umožňovala jejich správu v podmínkách školního systému. Cílem této práce je vytvoření aplikace umožňující nastavení, monitorování a řízení FPGA karet prostřednictvím grafického uživatelského rozhraní. Práce je rozdělena do deseti kapitol, přičemž prvních pět se věnuje teoretické části a zbylých pět praktické implementaci. Teoretická část zahrnuje úvod do problematiky FPGA karet, jejich srovnání s jinými zařízeními, popis jejich programování a analýzu požadavků na finální aplikaci s následným výběrem vhodných nástrojů. Praktická část se zaměřuje na implementaci uživatelského rozhraní, strukturu kódu a popis jednotlivých programových tříd a funkcí. Výsledkem práce je grafická aplikace, která splňuje všechny stanovené požadavky a umožňuje konfiguraci, monitorování a řízení FPGA karet v prostředí VUT FEKT. Aplikace byla vyvinuta v programovacím jazyce Java, grafické rozhraní bylo vyvinuto pomocí JavaFX. Aplikace s kartou komunikuje pomocí knihovny libnfb, která je psaná pro C a proto jsou její funkce namapovány prostřednictvím JNA. Tato bakalářská práce přináší aplikaci pro správu FPGA karet vyvinutou na základě potřeb VUT FEKT.
|
|
|
Bezpečnost autonomní dopravy a vzdáleného řízení
Prachař, Daniel ; Dobiáš, Patrik (oponent) ; Malina, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá nastupujícím trendem autonomních vozidel, který se v posledních letech stal jedním z diskutovaných témat v oblasti dopravy a technologií. Autonomní vozidla mají při používání této technologie velké výhody, jako je vyhýbání se nebezpečím na silnici a dopravním podmínkám, nicméně s tímto pokrokem přicházejí nové výzvy a rizika, zejména v oblasti kybernetické bezpečnosti. Teoretická část práce se zaměřuje na představení autonomních vozidel s jejich fungováním. Dále na identifikaci komunikace a analýzu bezpečnostních problémů, které jsou s vozidly spojené. Jedním z hlavních bezpečnostních rizik jsou zranitelnosti těchto vozidel vůči kybernetickým útokům, které mohou ohrozit jak bezpečnost cestujících, tak ostatní účastníky silničního provozu. Hlavním cílem práce je navrhnout vhodné řešení pro bezpečné vzdálené řízení a provést výkonnostní zhodnocení tohoto řešení. Vlastnosti takového řešení by měly garantovat nízké zpoždění v komunikaci a celkovou bezpečnost. Praktická část práce představuje dva protokoly, které toto řešení implementují v aplikaci. Tyto protokoly jsou následně testovány a je provedeno jejich výkonnostní zhodnocení na základě měření zpoždění mezi několika aspekty komunikace. Výsledkem práce je zhodnocení navržených protokolů s jejich doporučením pro praktické využití.
|
|
|
Cryptographic schemes implementation on small FPGA platforms
Pukšová, Ráchel ; Cíbik, Peter (oponent) ; Dobiáš, Patrik (vedoucí práce)
The objective of the bachelor thesis is to implement the AES-GCM encryption algorithm on a Nexys A7-100T FPGA board. It introduces the issues of cryptography and authentication in data transmission as well as describes the FPGA technology. The implementation has been done in VHDL, as a hardware description language. It analyses the project provided by the Institute of Telecommunications of Brno University of Technology, which is intended to be modified to achieve the stated goal. In the practical part, it discusses the modifications made and the tests that verified the functionality of the implementation. It compares resource utilization with the original project as a tool to better understand the impact of the modifications made. This work is also compared with existing AES-GCM solutions. Finally, suggestions are given for further modifications that could be made to achieve lower goals.
|
|
|
Tool for generalizing automated SOAR scenarios for cybersecurity knowledge sharing
Ištoňová, Miriam ; Dobiáš, Patrik (oponent) ; Safonov, Yehor (vedoucí práce)
Today’s era could be defined as quantity, speed and possibilities. Security monitoring centers have responded to the challenge of an unrelenting amount of information with monitoring and categorization tools such as SIEM. However, in case of incidents themselves, the speed and automation of response is offered by an advanced SOAR solution. Like any technology, SOAR offered by different companies also contributes to the variety of individual response scenario structures and formats, bringing the clear challenge of simplification, collaboration and generalization. Therefore, the bachelor thesis focuses on the implementation of a conversion tool, with the goal of unifying and generalizing the format of automated SOAR scenarios using the evolving CACAO playbook standard. The main benefit of the tool is the ability to unify the use of SOAR scenarios, ensure successful conversion and thus facilitate knowledge sharing in the field of cybersecurity. The theoretical part of this thesis focuses on the current issue of security monitoring, explains the importance of automation within incident response and offers a detailed analysis and comparison of available technologies and formats of automated incident response playbooks. The practical part is closely related and depends on the results of the analysis. It focuses on the selection and design of a suitable format for the description of the individual automatic response scenarios as well as the following final implementation of the conversion tool itself.
|
|
|
Kryptografické algoritmy pro nízkoenergetická zařízení internetu věcí
Oszelda, Matěj ; Dobiáš, Patrik (oponent) ; Dzurenda, Petr (vedoucí práce)
Bakalářská práce analyzuje možnosti aplikace operačních systémů, kryptografických knihoven a jejich primitiv v paměťově, výkonově a výpočetně omezeném prostředí internetu věcí. Následně implementuje vybrané nástroje pro zabezpečení komunikace v systému s omezenými zařízeními IoT. Teoretická část rozebírá problematiku IoT, jednotlivé operační systémy a kryptografické knihovny v tomto prostředí. Poté prezentuje měření a porovnání kryptografických knihoven a jejich primitiv. Na základě měření vybere nástroje pro implementaci v zabezpečení komunikace IoT zařízení. Následně vytvoří návrh a systém realizuje
|
|
|
Návrh a implementace opatření proti útokům postranními kanály na platformě FPGA
Kuřina, Petr ; Jedlička, Petr (oponent) ; Dobiáš, Patrik (vedoucí práce)
V současné době dochází k výraznému pokroku v oblasti digitálních systémů a kryptografie, vyžadující adekvátní zabezpečení před různými formami útoků. Zvláštní pozornost je věnována rozvoji na platformě FPGA (Field-Programmable Gate Array), která poskytuje flexibilitu a výkon pro implementaci různorodých aplikací, včetně kryptografických algoritmů. Tato semestrální práce se zaměřuje na systematickou analýzu možných úniků citlivých informací z implementace kryptografického schématu na platformě FPGA. V~práci je představena platforma FPGA, včetně programovacích jazyků HDL (Hardware Description Language) jako Verilog nebo VHDL. Poté je zde představen obecný přehled o postranních kanálech a jejich typech, opatřeních proti útokům a podrobný popis bezpečnostních technik. Další kapitolou je kryptografické schéma AES a popsání jeho operací. Je zde věnována kapitola i srovnání aktuálních článků dané problematiky. Následuje popis odborného pracoviště, jako je např. osciloskop nebo hardwarová deska Sakura-X (Sasebo-GIII). V závěrečné části jsou prezentovány výsledky měření bez jakéhokoliv opatření, pouze je implementovaný algoritmus AES a následně v další části je návrh protiopatření, který je implementován a změřen. Výsledky jsou následně popsány a zobrazeny v grafické podobě.
|
|
|
Application for collecting security event logs from computer infrastructure
Žernovič, Michal ; Dobiáš, Patrik (oponent) ; Safonov, Yehor (vedoucí práce)
Computer infrastructure runs the world today, so it is necessary to ensure its security, and to prevent or detect cyber attacks. One of the key security activities is the collection and analysis of logs generated across the network. The goal of this bachelor thesis was to create an interface that can connect a neural network to itself to apply deep learning techniques. Embedding artificial intelligence into the logging process brings many benefits, such as log correlation, anonymization of logs to protect sensitive data, or log filtering for optimization a SIEM solution license. The main contribution is the creation of a platform that allows the neural network to enrich the logging process and thus increase the overall security of the network. The interface acts as an intermediary step to allow the neural network to receive logs. In the theoretical part, the thesis describes log files, their most common formats, standards and protocols, and the processing of log files. It also focuses on the working principles of SIEM platforms and an overview of current solutions. It further describes neural networks, especially those designed for natural language processing. In the practical part, the thesis explores possible solution paths and describes their advantages and disadvantages. It also analyzes popular log collectors (Fluentd, Logstash, NXLog) from aspects such as system load, configuration method, supported operating systems, or supported input log formats. Based on the analysis of the solutions and log collectors, an approach to application development was chosen. The interface was created based on the concept of a REST API that works in multiple modes. After receiving the records from the log collector, the application allows saving and sorting the records by origin and offers the user the possibility to specify the number of records that will be saved to the file. The collected logs can be used to train the neural network. In another mode, the interface forwards the logs directly to the AI model. The ingestion and prediction of the neural network are done using threads. The interface has been connected to five sources in an experimental network.
|
|
|
Asymetrická kryptografie na FPGA
Dobiáš, Patrik ; Smékal, David (oponent) ; Malina, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá analýzou dosavadních hardwarových implementací asymetrických kryptografických schémat na FPGA platformě a následnou implementací kryptografického schématu Ed25519 na této platformě. Výsledná implementace je detailně popsána a porovnána s dosavadními implementacemi. V závěru této práce je popsáno nasazení této implementace na FPGA Virtex UltraScale+.
|
|
|
Postkvantová kryptografie na platformě FPGA
Dobiáš, Patrik ; Jedlička, Petr (oponent) ; Malina, Lukáš (vedoucí práce)
Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů.
|
host ::
RSS.