|
|
Hardwarová akcelerace extrakce položek z hlaviček paketů
Polčák, Libor ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Většina síťových zařízení pro svou činnost potřebuje získávat položky z hlaviček různých protokolů obsažených v přijatých paketech. Tato práce se zabývá návrhem efektivní jednotky umožňující analýzu hlaviček a extrakci dat v závislosti na požadavcích konkrétní aplikace. Speciální důraz je kladen na možnost zpracování protokolů druhé, třetí a čtvrté síťové vrstvy včetně tunelování paketů. Podporované protokoly je možné volit na základě specifických požadavků různých aplikací. Pro analýzu dat je využíván model založený na pravé lineární gramatice transformované na konečný automat. Technologie FPGA umožňuje skloubení konfigurovatelnosti softwaru s rychlostí hardwarového zpracování nutného pro vysokorychlostní sítě. Implementovanou jednotku je možné využít i pro sítě s rychlostí 40 Gb/s. Extrahované položky je možné vybírat i za běhu jednotky.
|
|
|
Hardwarový simulátor únikového kanálu
Pirochta, Pavel ; Kováč, Michal (oponent) ; Maršálek, Roman (vedoucí práce)
Rádiový únikový kanál je prostředí, ve kterém dochází k různému rušení a úniku signálu vlivem vícecestného šíření. Únikový kanál je modelován pomocí filtru s konečnou impulsní odezvou s časově proměnnou impulsní charakteristikou. Realizace tohoto filtru je založena na principu TDL (Tapped Delay Line) modelu, kde je simulováno zpoždění a útlum signálu v jednotlivých větvích modelu. Výsledkem této práce je návrh simulátoru vybraného únikového kanálu a jeho hardwarový popis pro implementaci do zvoleného cílového obvodu FPGA.
|
|
|
Využití moderních metod zvyšování spolehlivosti pro implementaci řídicího systému
Szurman, Karel ; Mičulka, Lukáš (oponent) ; Kaštil, Jan (vedoucí práce)
U leteckých řídicích a kritických systémů je nutné zaručit minimální úroveň odolnosti vůči poruchám a jejich vysokou spolehlivost. Na elektronické součástky těchto systémů působí nežádoucím vlivem okolní podmínky prostředí a to hlavně kosmické záření. V práci jsou popsány nejčastější typy poruch polovodičových součástek a zařízení spolu s moderními metodami, kterými lze zvýšit odolnost systému proti těmto poruchám a jeho celkovou spolehlivost. Jsou uvedeny aspekty návrhu leteckého systému vzhledem k jeho konečné certifikaci a způsoby, jakými lze posoudit jeho bezpečnost. Práce popisuje návrh a implementaci řídicího systému CAN sběrnice pro platformu FPGA, který využívá protokolu CANAerospace. Vytvořený systém je dále vylepšen pomocí TMR architektury. Odolnost proti poruchám obou verzí systému je otestována prostřednictvím SEU frameworku, jenž umožňuje za pomocí částečné dynamické rekonfigurace generovat SEU poruchy přímo do designu běžícího v FPGA.
|
|
|
Čidlo vibrací
Matěj, Jan ; Pristach, Marián (oponent) ; Bohrn, Marek (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací systému pro snímání vibrací převodovky motoru radarové antény. V práci jsou přiblíženy principy funkce senzorů vibrací, přehled různých typů snímačů a jejich vhodnost pro danou aplikaci. Dále se práce zaobírá výběrem vhodného senzoru, popisem systému pro přenos těchto dat do počítače a vyhodnocením naměřených výsledků.
|
|
|
Implementace algoritmu pro hledání podobností DNA řetězců v FPGA
Pařenica, Martin ; Martínek, Tomáš (oponent) ; Fučík, Otto (vedoucí práce)
Tato práce popisuje způsoby porovnání nukleotidových řetězců s využitím párového a vícenásobného porovnání. V práci jsou popsány algoritmy párového porovnávání pro hledání nad daty v databázích a nebo algoritmy využívající dynamické programování. Dále jsou popsány způsoby vícenásobného porovnání. Mezi základními algoritmy je uvedeno dynamickým programováním a nebo algoritmy, které s využitím určité míry nepřesnosti postupně sestavují porovnání. Teoretickou část práce uzavírá popis technologie FPGA. Další část práce, praktická část, je věnována implementaci jednoho z vícenásobných algoritmů. Závěrečná část shrnuje vlastnosti vybraného algoritmu.
|
|
|
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
|
|
| |
|
|
Implementace algoritmu dekompozice matice a pseudoinverze na FPGA
Röszler, Pavel ; Rajmic, Pavel (oponent) ; Smékal, David (vedoucí práce)
Cílem této práce je implementace výpočtů vlastních čísel a vektorů a výpočet pseudoinverze matice na hradlovém poly. Při těchto výpočtech se velmi často používají maticové rozklady, které jsou popsány jako první. Následuje shrnutí teorie a uvedení jednotlivých metod, z nichž některé byli implementovány v Matlab. Pro implementaci do FPGA (Field Programmable Gate Array ) je využito nástrojů a knihoven Vivado High-Level Synthesis, v práci je stručný popis problematiky FPGA obvodů a jejich programování a detailní popis principů a možností nástrojů HLS s důrazem na funkce z knihovny pro lineární algebru, které jsou následně využity v jednotlivých variantách výpočetních bloků. Výsledky jednotlivých variant jsou dále srovnány z hlediska časování a využití prostředků FPGA. Vybraný blok byl ověřen na vývojovém kitu a analyzována jeho numerická přesnost na základě dat z měření.
|
|
|
Implementace ethernetového komunikačního rozhraní do obvodu FPGA
Skibik, Petr ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.
|
|
|
Implementace struktur FPNN v C++
Pánek, Richard ; Čekan, Ondřej (oponent) ; Krčma, Martin (vedoucí práce)
Tato diplomová práce se zabývá návrhem a implementací simulátoru programovatelných polí neuronových sítí (FPNN) v jazyce C++. Jako jejich základ je v práci úvod do neuronových sítí a FPGA. Pro FPNN jsou zde uvedeny příslušné definice a metody výpočtu. Dále práce popisuje speciální vlastnosti FPNN a jejich odlišnosti oproti klasickým neuronovým sítím. Také se zabývá modely FPNN odolnými proti poruchám. To vše je využito pro implementaci a následné experimenty.
|
host ::
RSS.