Národní úložiště šedé literatury Nalezeno 21 záznamů.  začátekpředchozí12 - 21  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Vytvoření modelu procesoru AVR32
Sarčák, Rostislav ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce se zabývá vytvořením instruction-accurate modelu procesoru AVR32 v jazyce CodAL pro popis architektur. V práci je popsána RISC architektura AVR32, způsob implementace modelu, testování a generování softwarových nástojů. Implementace modelu je realizována pomocí frameworku Codasip. V modelu je popsána instrukční sada procesoru. Výsledkem této práce je instruction-accurate model procesoru Atmel AVR32.
Rychlý a částečně překládaný simulátor pro aplikačně specifické procesory
Richtarik, Pavel ; Krčma, Martin (oponent) ; Zachariášová, Marcela (vedoucí práce)
Hlavným cieľom tejto práce je analyzovať možnosti využitia simulácie pri návrhu aplikačne špecifických procesorov, preskúmať a porovnať rôzne simulačné techniky a využiť získané poznatky pri návrhu nového simulačného nástroja použiteľného pri vývoji a optimalizácii procesorov. Táto práca prezentuje hlavné požiadavky na nový simulátor a popisuje návrh a implementáciu jeho kľúčových častí s dôrazom na dosiahnutie čo najvyššieho výkonu.
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
Změny zbarvení u zvířat v průběhu domestikace
Ariskina, Sofya ; Hofmanová, Barbora (vedoucí práce) ; Kracíková, Olga (oponent)
V této práci jsou popsány změny různých druhů zvířat v průběhu domestikace. Vycházela jsem zvprací a článků, které popisovaly výsledky různých pokusů a experimentů. Předpokládá se, že tento proces začal přibližně před 15 tisíci lety. Je zde popsáno několik scénářů, které znázorňují příčiny a způsoby začátku domestikace. Rovněž je tu ukázáno a popsáno několik ohnisek, kde tento proces původně začal. Důležitější však je, že v průběhu procesu zdomácnění proběhlo velké množství morfologických, anatomických a fyziologických změn, a divoká zvířata se postupně přeměnila na domácí. Tyto změny ( mnohonásobné zmenšení nebo zvětšení původní velikosti, zmenšení mozku a změny nervové soustavy, vznik klapouchosti a velkého množství různých barevných variant) svědčí o tom, že zvířata ztratila potřebu samostatně přežívat a začala úplně nebo částečně záviset na člověku. Hlavním cílem této práce je ale popsání a vysvětlení vzniku nových, u divokých forem neexistujich zbarvení, která jsou úzce spjata s procesem domestikace, a později i selekce člověkem. Společným výsledkem pro všechna domestikovaná zvířata (ať jsou vybírána a selektována záměrně nebo náhodně podle jakýkoli znaků) je vznik strakatosti a nestejnoměrného zbarvení, postupně přecházejícího do zbarvení jiných, úplně atypických pro divoká zvířata. Pro divoká zvířata by toto zabarvení bylo nežádoucí, protože ve volné přírodě by zvířata zbytečně poutala pozornost predátorů nebo kořistí. Je zde taky popsána genetická stránka tohoto procesu, zahrnující podrobné vysvětlění příčin vzniku různých barev v důsledku různých poměrů eumelaninu a feomelaninu, a taky mutací některých genů (např. MC1R, ASIP aj.).
Model procesoru NIOS II
Masařík, Marek ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.
Návrh a implementace profileru pro aplikačně specifické procesory
Richtarik, Pavel ; Hynek, Jiří (oponent) ; Zachariášová, Marcela (vedoucí práce)
Hlavným cieľom tejto práce je analyzovať možnosti profilovania aplikačne špecifických procesorov, preskúmať bežne používané profilovacie techniky a využiť získané informácie pri návrhu a implementácii nového profilovacieho nástroja použiteľného pri vývoji a optimalizácii procesorov. Táto bakalárska práca prezentuje požiadavky na nový profiler a popisuje jeho hlavné časti z pohľadu procesu návrhu a implementácie.
Akcelerace aplikací pomocí specializovaných instrukcí
Mikó, Albert ; Krčma, Martin (oponent) ; Hruška, Tomáš (vedoucí práce)
Návrh specializovaných instrukcí pro aplikačně specifické procesory je náročný úkol. Tato práce se zabývá problematikou efektivní specifikace a použití specializovaných instrukci pro optimalizaci aplikací. Zaměřuje se na zlepšení kvality výstupů a uživatelské přívětivosti metody semiautomatického výběru specializovaných instrukcí, aby bylo umožněna optimalizace složitých aplikací. Tato metoda kombinuje manuální výběr instrukce vyznačením úseku zdrojového kódu aplikace a automatické vytvoření popisu instrukce v modelovacím jazyku.
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.

Národní úložiště šedé literatury : Nalezeno 21 záznamů.   začátekpředchozí12 - 21  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.