|
|
Využitelnost knihovny CUDA v praktickém zpracování obrazů
Korčuška, Robert ; Čáp, Martin (oponent) ; Klusáček, Stanislav (vedoucí práce)
Táto práca obsahuje základný teoretický rozbor spracovávania obrazu filtrovaním, teóriu paralelného spracovania dát a podrobnejší popis štandardu CUDA. Práca popisuje využitie CUDA v oblasti paralelného spracovania obrazu. V demonštračnej aplikácii porovnáva rýchlosť spracovania obrazu vo funkci bežiacej na CPU oproti funkci na GPU a podrobnejšie popisuje základné metódy pre paralelné programovanie na platforme CUDA.
|
|
|
Nefotorealistické zobrazování
Žilák, Jaroslav ; Bartoň, Radek (oponent) ; Žák, Pavel (vedoucí práce)
Ústředním cílem této práce je kromě úvodu do problematiky nefotorealistického zobrazování, poskytnutí návrhu a možného řešení realizace systému, který toto zobrazování umožňuje ve formě obrazového post-processingu. Popisuje řešení dostatečně flexibilní na to, aby umožňovalo uživateli kromě již vestavěných filtrů, tvořit filtry vlastní a rekurzivně je využívat při tvorbě dalších, nových filtrů, pro tento typ zobrazování. Její součástí je tak i jakýsi manuál, který popisuje základní syntaxi a možnosti tohoto systému.
|
|
|
Morfologické operace ve zpracování obrazu
Kolouchová, Michaela ; Hradiš, Michal (oponent) ; Herout, Adam (vedoucí práce)
Matematická morfologie vychází z teorie množin a využívá vlastností tzv. bodových množin. Jednu bodovou množinou představuje samotný obraz a druhou (obvykle menší) tzv. strukturní element. Morfologické transformace jsou transformace "z obrazu do obrazu" založené výhradně na několika základních množinových operátorech. Relace uspořádání mezi obrazy a obrazové transformace hrají v matematické morfologii klíčovou roli. Základní morfologické operace jsou dilatace, eroze a tref či miň. Dalšími operacemi popsanými v následující práci jsou otevření a uzavření. Původně se používaly morfologické operátory pouze pro binární obrazy, postupně však byly zobecněny i pro šedotónové a barevné obrazy. Tato práce popisuje základy morfologie ve zpracování obrazu a některá její praktická použití pro filtrování a segmentaci obrazu.
|
|
|
Možnosti akcelerace symbolické regrese pomocí kartézského genetického programování
Hodaň, David ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce je zaměřena na hledání postupů, které by akcelerovaly symbolickou regresi v rámci kartézského genetického programování. Práce přibližuje kartézské genetické programování a jeho využití v úloze symbolické regrese. Zabývá se architekturou SIMD a instrukční sadou SSE a AVX. Práce představuje řadu optimalizačních metod, které vedou k výraznému urychlení evoluce v kartézském genetickém programování. Metoda bitově paralelní simulace používající vektory AVX2 umožňuje paralelně pracovat s 256 vstupními kombinacemi logického obvodu. Obdobně lze využít bajtově paralelní simulaci a pracovat se 32 bajty při evoluci obrazového filtru. Metoda akcelerace pomocí generování nativního kódu výrazně urychluje evaluaci kandidátních řešení. Nová metoda dávkové mutace může zrychlit evoluci kombinačních logických obvodů i tisíckrát v závislosti na velikosti problému. Kombinací zmíněných i dalších metod trvala například evoluce násobiček 5 x 5b v průměru 5,8 vteřin na procesoru Intel Core i5-4590.
|
|
|
Digital Image Noise Reduction Methods
Čišecký, Roman ; Říha, Kamil (oponent) ; Číka, Petr (vedoucí práce)
The master's thesis is concerned with digital image denoising methods. The theoretical part explains some elementary terms related to image processing, image noise, categorization of noise and quality determining criteria of denoising process. There are also particular denoising methods described, mentioning their advantages and disadvantages in this paper. The practical part deals with an implementation of the selected denoising methods in a Java, in the environment of application RapidMiner. In conclusion, the results obtained by different methods are compared.
|
|
|
Acceleration Methods for Evolutionary Design of Digital Circuits
Vašíček, Zdeněk ; Miller, Julian (oponent) ; Zelinka,, Ivan (oponent) ; Sekanina, Lukáš (vedoucí práce)
Although many examples showing the merits of evolutionary design over conventional design techniques utilized in the field of digital circuits design have been published, the evolutionary approaches are usually hardly applicable in practice due to the various so-called scalability problems. The scalability problem represents a general problem that refers to a situation in which the evolutionary algorithm is able to provide a solution to a small problem instances only. For example, the scalability of evaluation of a candidate digital circuit represents a serious issue because the time needed to evaluate a candidate solution grows exponentially with the increasing number of primary inputs. In this thesis, the scalability problem of evaluation of a candidate digital circuit is addressed. Three different approaches to overcoming this problem are proposed. Our goal is to demonstrate that the evolutionary design approach can produce interesting and human competitive solutions when the problem of scalability is reduced and thus a sufficient number of generations can be utilized. In order to increase the performance of the evolutionary design of image filters, a domain specific FPGA-based accelerator has been designed. The evolutionary design of image filters is a kind of regression problem which requires to evaluate a large number of training vectors as well as generations in order to find a satisfactory solution. By means of the proposed FPGA accelerator, very efficient nonlinear image filters have been discovered. One of the discovered implementations of an impulse noise filter consisting of four evolutionary designed filters is protected by the Czech utility model. A different approach has been introduced in the area of logic synthesis. A method combining formal verification techniques with evolutionary design that allows a significant acceleration of the fitness evaluation procedure was proposed. The proposed system can produce complex and simultaneously innovative designs, overcoming thus the major bottleneck of the evolutionary synthesis at gate level. The proposed method has been evaluated using a set of benchmark circuits and compared with conventional academia as well as commercial synthesis tools. In comparison with the conventional synthesis tools, the average improvement in terms of the number of gates provided by our system is approximately 25%. Finally, the problem of the multiple constant multiplier design, which belongs to the class of problems where a candidate solution can be perfectly evaluated in a short time, has been investigated. We have demonstrated that there exists a class of circuits that can be evaluated efficiently if a domain knowledge is utilized (in this case the linearity of components).
|
|
|
Java applets for image processing
Čišecký, Roman ; Číka, Petr (oponent) ; Šmirg, Ondřej (vedoucí práce)
The bachelor´s thesis is concerned with image processing techniques such as calculating his-togram and its equalization, image filtering in frequency and time domain, creating panoramic pictures and creating a disparity map This thesis describes the various methods of image processing and their use in practice. The last part deals with creating particular applications for image processing and its transformation to applets executable on the web.
|
|
|
Možnosti akcelerace symbolické regrese pomocí kartézského genetického programování
Hodaň, David ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce je zaměřena na hledání postupů, které by akcelerovaly symbolickou regresi v rámci kartézského genetického programování. Práce přibližuje kartézské genetické programování a jeho využití v úloze symbolické regrese. Zabývá se architekturou SIMD a instrukční sadou SSE a AVX. Práce představuje řadu optimalizačních metod, které vedou k výraznému urychlení evoluce v kartézském genetickém programování. Metoda bitově paralelní simulace používající vektory AVX2 umožňuje paralelně pracovat s 256 vstupními kombinacemi logického obvodu. Obdobně lze využít bajtově paralelní simulaci a pracovat se 32 bajty při evoluci obrazového filtru. Metoda akcelerace pomocí generování nativního kódu výrazně urychluje evaluaci kandidátních řešení. Nová metoda dávkové mutace může zrychlit evoluci kombinačních logických obvodů i tisíckrát v závislosti na velikosti problému. Kombinací zmíněných i dalších metod trvala například evoluce násobiček 5 x 5b v průměru 5,8 vteřin na procesoru Intel Core i5-4590.
|
|
|
Acceleration Methods for Evolutionary Design of Digital Circuits
Vašíček, Zdeněk ; Miller, Julian (oponent) ; Zelinka,, Ivan (oponent) ; Sekanina, Lukáš (vedoucí práce)
Although many examples showing the merits of evolutionary design over conventional design techniques utilized in the field of digital circuits design have been published, the evolutionary approaches are usually hardly applicable in practice due to the various so-called scalability problems. The scalability problem represents a general problem that refers to a situation in which the evolutionary algorithm is able to provide a solution to a small problem instances only. For example, the scalability of evaluation of a candidate digital circuit represents a serious issue because the time needed to evaluate a candidate solution grows exponentially with the increasing number of primary inputs. In this thesis, the scalability problem of evaluation of a candidate digital circuit is addressed. Three different approaches to overcoming this problem are proposed. Our goal is to demonstrate that the evolutionary design approach can produce interesting and human competitive solutions when the problem of scalability is reduced and thus a sufficient number of generations can be utilized. In order to increase the performance of the evolutionary design of image filters, a domain specific FPGA-based accelerator has been designed. The evolutionary design of image filters is a kind of regression problem which requires to evaluate a large number of training vectors as well as generations in order to find a satisfactory solution. By means of the proposed FPGA accelerator, very efficient nonlinear image filters have been discovered. One of the discovered implementations of an impulse noise filter consisting of four evolutionary designed filters is protected by the Czech utility model. A different approach has been introduced in the area of logic synthesis. A method combining formal verification techniques with evolutionary design that allows a significant acceleration of the fitness evaluation procedure was proposed. The proposed system can produce complex and simultaneously innovative designs, overcoming thus the major bottleneck of the evolutionary synthesis at gate level. The proposed method has been evaluated using a set of benchmark circuits and compared with conventional academia as well as commercial synthesis tools. In comparison with the conventional synthesis tools, the average improvement in terms of the number of gates provided by our system is approximately 25%. Finally, the problem of the multiple constant multiplier design, which belongs to the class of problems where a candidate solution can be perfectly evaluated in a short time, has been investigated. We have demonstrated that there exists a class of circuits that can be evaluated efficiently if a domain knowledge is utilized (in this case the linearity of components).
|
|
|
Využitelnost knihovny CUDA v praktickém zpracování obrazů
Korčuška, Robert ; Čáp, Martin (oponent) ; Klusáček, Stanislav (vedoucí práce)
Táto práca obsahuje základný teoretický rozbor spracovávania obrazu filtrovaním, teóriu paralelného spracovania dát a podrobnejší popis štandardu CUDA. Práca popisuje využitie CUDA v oblasti paralelného spracovania obrazu. V demonštračnej aplikácii porovnáva rýchlosť spracovania obrazu vo funkci bežiacej na CPU oproti funkci na GPU a podrobnejšie popisuje základné metódy pre paralelné programovanie na platforme CUDA.
|
host ::
RSS.