|
|
Elektronická šachovnice na FITKitu
Kubín, Jakub ; Zachariášová, Marcela (oponent) ; Kaštil, Jan (vedoucí práce)
Tato bakalářská práce se zabývá analýzou, návrhem a implementací hry šachy na platformě FITkit. K platformě je připojen VGA monitor, na kterém je zobrazena šachovnice s figurami. Hra je ovládána pomocí klávesnice na FITkitu. Práce popisuje realizaci jednotky pro zobrazení šachovnice, implementovanou v programovatelném hradlovém poli. Software v mikrokontroléru řídí zobrazovací jednotku, generuje možné tahy a kontroluje tahy figur. Součástí kontrol je i zda král nemá šach a zdali hra neskončila matem nebo patem.
|
|
|
Řízení barevného grafického LED displeje pomocí FPGA
Dolejší, Miloš ; Bečková, Zuzana (oponent) ; Hanák, Pavel (vedoucí práce)
Tato diplomová práce se věnuje řízení barevného grafického LED displeje pomocí FPGA. V teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. V první polovině teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. Druhá polovina se zabývá gamma korekcí, implementací pulsně šířkové modulace a binární kódové modulace tak, aby bylo možné řídit globální jas displeje a barevnou hloubku každého sub-pixelu. Praktická část se věnuje návrhu a realizaci tohoto modulu v jazyce VHDL, zápisu obrazových dat do paměti z procesoru Blackfin přes rozhraní PPI, následnému čtení dat z paměti, jejich převodu do sériového formátu a zasílání do řadiče LED. Modul byl realizován na vývojové desce Digilent Atlys s FPGA Spartan-6 a odzkoušen na panelu 32x20 pro firmu Ing. Ivo Herman, CSc.
|
|
|
Acceleration unit for HTTP headers identification in FPGA
Bryndza, Ivan ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
The bachelor thesis deals with hardware accelerated identification of HTTP protocol headers, since HTTP is the most used protocol on the Internet. The goal is to design and implement a hardware architecture which will be used for detection of HTTP header in packet, and to achieve the throughput needed for monitoring of 100 Gbps networks. Nondeterministic finite automata and massive parallelism has been used for pattern match detection.
|
|
|
Řízení barevného grafického LED displeje pomocí FPGA
Dolejší, Miloš ; Bečková, Zuzana (oponent) ; Hanák, Pavel (vedoucí práce)
Tato diplomová práce se věnuje řízení barevného grafického LED displeje pomocí FPGA. V teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. V první polovině teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. Druhá polovina se zabývá gamma korekcí, implementací pulsně šířkové modulace a binární kódové modulace tak, aby bylo možné řídit globální jas displeje a barevnou hloubku každého sub-pixelu. Praktická část se věnuje návrhu a realizaci tohoto modulu v jazyce VHDL, zápisu obrazových dat do paměti z procesoru Blackfin přes rozhraní PPI, následnému čtení dat z paměti, jejich převodu do sériového formátu a zasílání do řadiče LED. Modul byl realizován na vývojové desce Digilent Atlys s FPGA Spartan-6 a odzkoušen na panelu 32x20 pro firmu Ing. Ivo Herman, CSc.
|
|
|
Acceleration unit for HTTP headers identification in FPGA
Bryndza, Ivan ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
The bachelor thesis deals with hardware accelerated identification of HTTP protocol headers, since HTTP is the most used protocol on the Internet. The goal is to design and implement a hardware architecture which will be used for detection of HTTP header in packet, and to achieve the throughput needed for monitoring of 100 Gbps networks. Nondeterministic finite automata and massive parallelism has been used for pattern match detection.
|
|
|
Elektronická šachovnice na FITKitu
Kubín, Jakub ; Zachariášová, Marcela (oponent) ; Kaštil, Jan (vedoucí práce)
Tato bakalářská práce se zabývá analýzou, návrhem a implementací hry šachy na platformě FITkit. K platformě je připojen VGA monitor, na kterém je zobrazena šachovnice s figurami. Hra je ovládána pomocí klávesnice na FITkitu. Práce popisuje realizaci jednotky pro zobrazení šachovnice, implementovanou v programovatelném hradlovém poli. Software v mikrokontroléru řídí zobrazovací jednotku, generuje možné tahy a kontroluje tahy figur. Součástí kontrol je i zda král nemá šach a zdali hra neskončila matem nebo patem.
|
|
|
Acceleration Unit for HTTP Headers Identification in FPGA
Bryndza, Ivan
This paper presents a hardware accelerated identification of HTTP protocol headers, since HTTP is the most used protocol on the Internet. We have designed a hardware architecture, which will be used for detection of HTTP header in each packet. Architecture will be able to achieve the throughput needed for monitoring of 100 Gb/s networks. Nondeterministic finite automata and massive parallelism is used for pattern match.
|
host ::
RSS.