Název: Akcelerace identifikace HTTP hlaviček v obvodech FPGA
Překlad názvu: Acceleration unit for HTTP headers identification in FPGA
Autoři: Bryndza, Ivan ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2015
Jazyk: slo
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [slo] [eng]
Táto bakalárska práca sa zaoberá hardvérovou akceleráciou identifikácie hlavičiek HTTP protokolu, ktorý je na internete veľmi rozšírený. Cieľom je navrhnúť a implementovať hardvérovú architektúru, ktorá bude slúžiť na detekciu prítomnosti HTTP protokolu v pakete a bude dosahovať priepustnosť potrebnú k monitorovaniu na 100-gigabitových sieťach. V architektúre bol využitý nedeterministický stavový automat a vysoký stupeň paralelizmu na detekciu regulárnych výrazov. The bachelor thesis deals with hardware accelerated identification of HTTP protocol headers, since HTTP is the most used protocol on the Internet. The goal is to design and implement a hardware architecture which will be used for detection of HTTP header in packet, and to achieve the throughput needed for monitoring of 100 Gbps networks. Nondeterministic finite automata and massive parallelism has been used for pattern match detection.
Klíčová slova: BRAM; Field Programmable Gate Array (FPGA); HTTP; Nondeterministic Finite Automata (NFA); VHDL

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/41535

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-568240


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce