|
|
Portál pro podporu výuky kryptografie
Forman, Tomáš ; Doležel, Radek (oponent) ; Zeman, Václav (vedoucí práce)
Cílem diplomové práce je vybudování webového portálu pro prezentaci základních kryptografických algoritmů. Ty budou nejprve vysvětleny po teoretické stránce a následně demonstrovány pomocí skriptů. Součástí projektu je vypracování zjednodušeného teoretického základu pro základní naplnění portálu daty. Dále pak vytvoření webového portálu pomocí jednoho z volně dostupných CMS systémů. Jako prostředek pro tvorbu demonstračních skriptů bude použit programovací jazyk Java a animační nástroj Flash. Cílem vytvořeného webového portálu je vytvoření komunity odborné veřejnosti. Ta by mohla přispívat novými články, skripty a poznatky. Tímto přístupem byl portál udržován stále aktuální. Součástí portálu bude také sekce, která bude obsahovat slabiny nejpoužívanějších algoritmů spolu s návody, jak tyto slabiny eliminovat.
|
|
|
Hardwarová akcelerace útoku na šifrování
Okuliar, Adam ; Slaný, Karel (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Hardwarová akcelerácia výpočtu býva často vhodným nástrojom ako docieliť výrazne lepšieho výkonu pri spracovávaní veľkého množstva dát alebo pri realizácii algoritmu ktorý je možné dobre paralelizovať. Cieľom práce je demonštrovať výsledky použitia FPGA obvodov na implementáciu algoritmu s exponenciálnou zložitosťou. Zvoleným algoritmom je útok hrubou silou na šifrovací algoritmus WEP so 40 bitovým klúčom. Účelom práce je porovnať vlastnosti a výkon softwarovej a hardwarovej implementácie algoritmu.
|
|
| |
|
|
Bezpečnost webových služeb z pohledu poskytovatele služby
Liška, Stanislav ; Jaša, Petr (oponent) ; Rychlý, Marek (vedoucí práce)
Tato práce si dává za úkol poskytnou čtenářům pohled na možnosti zabezpečení webových služeb a jejich autentizaci. Druhá kapitola obecně vysvětluje webové služby a třetí kapitola bezpečností protokoly spolu s autentizací. Ve čtvrté kapitole jsou popisovány možnosti zabezpečení webových služeb v prostředí Java Enterprise Edition. Pátá kapitola je věnována návrhu webové služby z pohledu poskytovatele služby. Šestá kapitola popisuje implementaci zabezpečené služby a sedmá testování služby s možností dalšího rozšíření.
|
|
|
Zabezpečení vysokorychlostních komunikačních systémů
Smékal, David ; Martinásek, Zdeněk (oponent) ; Hajný, Jan (vedoucí práce)
Diplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC.
|
|
| |
|
|
Secure Bootloader For Arm Microcontrollers
Prítel, Pavol
Embedded systems are single purpose devices, where software updates are often omitted or very limited in comparison with personal computer systems. Such systems are typically using microcontrollers with limited memory and computing power. Enabling software updates on an embedded system brings some security issues that need to be taken into account. As soon as there is a possibility of software update, the device is exposed to risk of malicious or not original applications being executed on the device. In this paper a reference implementation of bootloader with security features is described. As a result of using asymmetric cryptography, the memory footprint and startup time is increased significantly. The contribution of this work is in finding the right algorithm that will offer trade-off between level of security and used resources of targeted microcontroller.
|
|
|
Model šifrátoru Enigma ze stavebnice Lego Technic
Kupka, Ondřej ; Číž, Radim (oponent) ; Hajný, Jan (vedoucí práce)
Cílem práce je návrh a realizace možnosti propojit model šifrovacího stroje Enigma, ze stavebnice LEGO Technic a LEGO Mindstorm, spolu se zobrazovacím zařízením a~rozšířit model o možnost zadat jakýkoliv text pomocí Bluetooth klávesnice. Vstupní text je pak spolu s demonstrací funkcionality šifrovacího stroje zašifrován a výstupní šifrový text je zobrazen na obrazovce zobrazovacího zařízení. První část práce se věnuje počátkům šifrování a vývoji šifrovacího stroje Enigma. Následně je podrobněji zaměřena na model Wehrmacht Enigma, na jehož principu byla vytvořena webová aplikace pro obsluhu modelu. Aplikace je navržena na základě speciálního firmware řídící jednotky Ev3dev a~napsána pomocí jazyka Python a Flask. Práce popisuje dílčí části aplikace, jednotlivé funkce a principy. Součástí práce je návod na obsluhu modelu.
|
|
|
Demonstrátor šifrátoru z Lego Technic
Jančík, Jakub ; Malina, Lukáš (oponent) ; Hajný, Jan (vedoucí práce)
Bakalářská práce primárně pojednává o mechanickém šifrování. Hlavním úkolem práce bylo sestavení demonstrátoru šifrátoru za použití stavebnice LEGO Technic, umožňující polyalfabetické substituční šifrování. Teoretická část obsahuje informace o původu steganografie, kryptografie a kryptoanalýzy, vysvětlí proces polyaflabetického substitučního šifrování a představí Enigmu – jak probíhal její vývoj, na jakém principu funguje a díky čemu přestala být bezpečná. Zařízení bylo rozšířeno o sadu LEGO MINDSTORMS čímž bylo umožněno postavit demonstrátor chodu Enigmy.
|
|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
host ::
RSS.