|
|
Ovládání vestavěného systému přes Internet
Dvořák, Tomáš ; Košař, Vlastimil (oponent) ; Dobai, Roland (vedoucí práce)
Tato bakalářská práce se zabývá návrhem jednotlivých částí systému pro ovládání vestavěného systému na bázi Xilinx Zynq přes internet. Možností návrhů takových systémů je přitom celá řada. U každé části poskytuje přehled alternativních řešení a dále rozvíjí řešení vybrané v implementaci. Práce poukazuje na modularitu, jednoduchost a rozšiřitelnost výsledné implementace. Pro demonstraci zdánlivé nezávislosti výsledné serverové a webové aplikace na hardwarové platformě byly navrženy a implementovány 2 varianty systému pro ovládání vybraných prvků na dané vývojové desce. První varianta systému je schopna ovládat LED a přepínače na desce, zatímco druhá i vestavěný displej. Práce rozebírá jednotlivé etapy řešení od návrhu hardwarové platformy, přes operační systém, aplikaci serveru až po webovou aplikaci. Závěr práce je věnován testování a ověřování funkčnosti obou systémů.
|
|
|
Ovládání vestavěného systému přes Internet
Horák, Jakub ; Podivínský, Jakub (oponent) ; Dobai, Roland (vedoucí práce)
Cílem této této bakalářské práce je umožnit běžnému uživateli ovládat vestavěný systém na bázi Xilinx Zynq přes Internet. Vestavěný systém bude obsahovat audio kodek ADAU1761. V práci popíši co je nutné pro připojení daného zařízení na platformě Xilinx Zynq. Poté budou popsány možnosti ovládání zařízení přes Internet a následně popsán návrh a implementace aplikace, která umožní uživateli interagovat se zařízením.
|
|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
|
|
Packet generator on the FPGA platform
Bari, Lukáš ; Blažek, Petr (oponent) ; Smékal, David (vedoucí práce)
The thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.
|
|
|
Převodníkový modul s rychlou sériovou komunikační linkou
Kabátník, Václav ; Holek, Radovan (oponent) ; Valach, Soběslav (vedoucí práce)
Tato práce se zabývá návrhem a implementací standardu JESD204B. V prvé řadě práce seznamuje se samotným standardem, a poté pojednává o jeho revizích. Standard JESD204B funguje na bázi vrstvové specifikace, podobně jako ostatní protokoly. Práce dále seznamuje s vlastní implementací samotného firmwaru, podle kterého probíhá přenos dat na bázi standardu JESD204B. Firmware je psán pomocí jazyku VHDL. Součástí práce je obvodové řešení, kde je vytvořeno schéma našeho obvodu. Výsledkem práce je realizované obvodové a firmwarové řešení převodníku pro rychlé sériové rozhraní.
|
|
|
Návrh ovladačů pro vestavěné systémy v OS Linux
Kopáček, Jaroslav ; Strnadel, Josef (oponent) ; Dobai, Roland (vedoucí práce)
Problematika návrhu a tvorby ovladačů je obšírná a proto se v této práci zaměříme na návrh ovladačů pro zařízení s programovatelným hradlovým polem. Oproti procesorům typu aplikačně-specifického integrovaného obvodu, kde je funkcionalita pevně daná, je pro každou novou konfiguraci programovatelného hradlového pole nutné pro správnou funkčnost vytvořit nový ovladač. Tato práce se zabývá analýzou požadavků a možných variant řešení návrhu a implementace ovladačů pro vestavěné systémy založené na operačním systému Linux a možnosti automatizace vývoje. Součástí práce je též navrhnutí a implementace generátoru, jež bude schopný generovat ovladače pro takové systémy. Tvorba ovladače je modulární, aby bylo možné generovat ovladač, jež obsahuje požadovanou funkcionalitu. Navrhnutý generátor byl otestován na úloze řízení svitu různých světlo emitujících diod, které jsou využity na diagnostické účely vestavěného systému.
|
|
|
Převodníkový modul s rychlou sériovou komunikační linkou
Kabátník, Václav ; Kváš, Marek (oponent) ; Valach, Soběslav (vedoucí práce)
Tato práce se zabývá návrhem a implementací standardu JESD204B. V prvé řadě práce seznamuje se samotným standardem, a poté pojednává o jeho revizích. Standard JESD204B funguje na bázi vrstvové specifikace, podobně jako ostatní protokoly. Práce dále seznamuje s vlastní implementací samotného firmwaru, podle kterého probíhá přenos dat na bázi standardu JESD204B. Firmware je psán pomocí jazyku VHDL. Součástí práce je obvodové řešení, kde je vytvořeno schéma našeho obvodu. Výsledkem práce je realizované obvodové a firmwarové řešení převodníku pro rychlé sériové rozhraní.
|
|
|
Implementace logického analyzátoru do FPGA
Kořínek, Milan ; Valach, Soběslav (oponent) ; Gogol, František (vedoucí práce)
Bakalářská práce se zabývá implementací jednoduchého logického analyzátoru postaveného na vývojovém kitu Spartan-3E Starter Kit. Byla vyvinuta měřicí deska elektroniky s šestnácti měřícími kanály a s pěti výstupy. Výstupy lze použít jako generátory obdélníkového signálu. Vstupy i výstupy jsou opatřeny přepěťovou ochranou. Výsledná aplikace běží na softwarovém procesoru Microblaze. Na dotykovém LCD displeji se zobrazuje jednoduché grafické rozhraní aplikace, které lze pohodlně ovládat díky dotykovému panelu.
|
|
|
Úlohy s různým stupněm důležitosti při řízení motorů na platformě Zynq
Pamánek, David ; Veselý, Libor (oponent) ; Blaha, Petr (vedoucí práce)
Tato práce se zabývá problematikou vektorového řízení PMS motorů s využitím vývojové desky ZedBoard od firmy Xilinx, která obsahuje mikročip Zynq-7000. Dále je zde popsána práce s vývojovým prostředím Vivado a jeho součástmi. Ve zbylé části práce je popsána tvorba jednotlivých komponent v prostředí Vivado, které jsou následně spojeny do výsledné aplikace pro demonstraci vektorového řízení malého PMS motoru.
|
|
| |
host ::
RSS.