|
|
Využití paralelizovaných matematických operací v oblasti zpracování dat
Polášek, Jaromír ; Ležák, Petr (oponent) ; Mžourek, Zdeněk (vedoucí práce)
Tato Bakalářská práce se zabývá zrychlení výpočtů funkcí paralelními výpočty, zprostředkovaných grafickými kartami NVDIA, prostřednictvím technologie CUDA. Teoretická část popisuje obecné principy paralelních výpočtů a základní vlastnosti a parametry grafických karet NVDIA. Teoretické část se také věnuje základním principům technologie CUDA. Konec teoretické části se věnuje knihovnám FFTW a CuFFT. Praktická část se zabývá srovnání výkonu GPU a CPU na funkcích filter2D a Canny a možnostem praktického zrychlení výpočtu rychlé konvoluce. V praktické části jsou také popsány ukázky kódu, který byly použity pro srovnání výkonu GPU a CPU. Výsledky těchto programů jsou následně zaneseny do grafů a zhodnoceny.
|
|
|
Neuronové sítě s ozvěnou stavu pro předpověď vývoje finančních trhů
Pospíchal, Ondřej ; Mašek, Jan (oponent) ; Burget, Radim (vedoucí práce)
Tato práce se zabývá neuronovou sítí s ozvěnou stavu a urychlením jejího učení implementací na grafický procesor. V teoretické části práce jsou obecně uvedeny neuronové sítě a několik vybraných typů neuronových sítí, ze kterých vychází síť s ozvěnou stavu. Dále jsou uvedeny další algoritmy používané pro analýzu časových řad a v neposlední řadě byly také stručně popsány nástroje, které byly použity v praktické části práce. Praktická část popisuje tvorbu akcelerované varianty sítě s ozvěnou stavu. Následně je popsána tvorba vstupních datových souborů reálných finančních indexů, na kterých byla poté síť s ozvěnou stavu a ostatní algoritmy testovány. Analýzou této akcelerované varianty bylo zjištěno, že její rychlost učení nesplnila teoretická očekávaní. Akcelerovaná varianta pracuje pomaleji, avšak s větší přesností. Analýzou výsledků měření dalších algoritmů bylo zjištěno, že nejvyšších přesností dosahují řešení pracující na principu neuronových sítí.
|
|
|
Expertní systém
Šimková, Jana ; Polách, Petr (oponent) ; Jirsík, Václav (vedoucí práce)
Cílem práce je seznámení s expertním systémem NPS32, popis metod získávání znalostí. Výsledkem práce bude po vybrání vhodné oblasti pro aplikaci expertního systému, návrh báze znalostí pro tuto oblast.
|
|
|
Jazyk pro popis instrukčních sad
Forejtník, Jan ; Charvát, Lukáš (oponent) ; Smrčka, Aleš (vedoucí práce)
V této práci je představen návrh jednoduchého jazyka pro popis architektury mikroprocesoru zaměřeného na popis instrukční sady. Dále je popsána implementace interpretu tohoto jazyka, který je schopen simulovat popsanou architekturu. Tato práce může zároveň sloužit jako návod k používání tohoto interpretu.
|
|
|
Systém pro řízení intenzity osvětlení
Harman, Ján ; Šír, Michal (oponent) ; Bradáč, Zdeněk (vedoucí práce)
Tématem mé semestrální práce je zpracovat systém pro řízení intenzity osvětlení. Je to elektronické zařízení, které na základě nastavení a vstupních signálů řídí intenzitu osvětlení. Toto zařízení může pracovat na jednofázové nebo vícefázové soustavě. Ovládání zařízení je pomocí řídícího signálu DMX-512, který je standardem pro ovládání osvětlovací techniky. Nastavování zařízení je doménou osobního počítače, nebo v omezené formě pomocí malého připojeného displeje.
|
|
|
Studie vkládání hardwarových trojských koní do procesorů
Šviková, Johana ; Šimek, Václav (oponent) ; Růžička, Richard (vedoucí práce)
Tato bakalářská práce se zaměřuje na specifický aspekt kybernetické bezpečnosti, známý jako hardwarové trojské koně, což jsou zákeřné útoky integrované přímo do elektronických komponent. Práce začíná analýzou architektury a funkce hardwarových trojských koní, zkoumá jejich různé typy a klasifikace, a prozkoumává metody jejich detekce a prevence. Dále se práce věnuje tomu, jak tyto útoky mohou ovlivnit napadená zařízení a jaká závažná bezpečnostní rizika mohou způsobit. Práce obsahuje návrh a implementaci trojského koně pro jednoduchý procesor.
|
|
|
Acceleration of 2D Wavelet transform on parallel architectures
Kula, Michal ; Schier, Jan (oponent) ; Sojka, Eduard (oponent) ; Zemčík, Pavel (vedoucí práce)
Although a 2D discrete wavelet transform has been widely studied during the last two decades, some directions were not examined from all points of view. One of these directions is a technique for calculating such transform that has various balanced barriers, arithmetic operations, and memory usage focused on various architectures. This thesis shows several new methods of calculation of such transform with variously balanced operations. These methods are widely described and their behaviour is evaluated on several graphics adapters using GPGPU, graphics pipeline, and multicore CPU architectures using OpenMP.
|
|
|
Engine v GLSL
Šlesár, Michal ; Karas, Matej (oponent) ; Milet, Tomáš (vedoucí práce)
Tvorba grafickej aplikácie spúštanej na GPU typicky obnáša konfiguráciu GPU, vytvorenie a konfiguráciu potrebných objektov a následne implementáciu samotného chovania aplikácie. Cieľom práce je za pomoci aplikačného rozhrania OpenGL vytvoriť nástroj, ktorý by túto konfiguráciu automatizoval. Užívateľ by vďaka tomu nemusel strácať čas konfiguráciou a mohol by rýchlo tvoriť a prototypovať grafické aplikácie. Vytvorený nástroj navyše aplikácii pridáva rôzne rozširujúce možnosti, ktoré nie sú natívne na GPU dostupné alebo podporované, ako napríklad práca s myšou a klávesnicou.
|
|
|
Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA
Prusák, Lukáš ; Burian, František (oponent) ; Arm, Jakub (vedoucí práce)
Diplomová práca sa zaoberá návrhom testbench na vybraný soft-core procesor NEORV32 architektúry RISC-V pre simulácie embedded aplikácií v prostredí FPGA. Testbench bol vytvorený v prostredí Vivado s cieľom jeho rozšírenia na testovací a validačný framework. Boli vybrané a implementované základné moduly ako GPIO, PWM, UART a PC. Pre tieto moduly bolo navrhnutých niekoľko testovacích scenárov. Testbench bol tiež doplnený o pomocné skripty, pre korektné hierarchické nastavenie projektu a spúšťanie testov. Práca ďalej navrhuje aj niekoľko možných spôsobov vylepšenia a rozšírenia testbenchu.
|
|
|
Processor Pineapple One
Szkandera, Filip
This thesis deals with the design, simulation and making of a RISC-V based processoronly out of descrete logic components. The final product is a macrocontroller that integrates a processor,program memory, data memory, graphics card and an input-output ports in a tower structuremade of nine circuit boards. This thesis also describes a simple shell application programmed in a Clanguage, that runs natively on this device.
|
host ::
RSS.