|
|
Jízdní dynamika traktoru
Renza, Jaroslav ; Bradáč, Albert (oponent) ; Panáček, Vladimír (vedoucí práce)
Tato diplomová práce se zabývá rozborem jízdní dynamiky traktorů v závislosti na jejich hmotnosti a stáří. V úvodní části se práce zabývá stručnou historií vývoje a teoreticky definuje základní koncepci rozboru traktoru. Dále práce obsahuje postupy při zjišťování jednotlivých veličin potřebných k určení jízdní dynamiky. Experimentální část rozebírá průběh realizovaného měření na vybraném vzorku traktorů a interpretuje naměřené hodnoty. Závěrečná analogie se zabývá vyhodnocením provedeného měření a údajů z těchto měření zjištěných.
|
|
|
Dynamická analýza lehké mostní konstrukce
Krzywoň, Filip ; Nevařil, Aleš (oponent) ; Vlk, Zbyněk (vedoucí práce)
Tato diplomová práce se zabývá odezvou lehké zavěšené lávky na dynamické buzení chodci a seismickým zatížením. Lávka byla modelována pomocí metody konečných prvků v softwaru Ansys verze 15.0 a zároveň také v softwaru RFEM verze 5.05. Modely byly mezi sebou srovnány. Odezva na dynamické zatížení chodci byla následně vyhodnocena v souladu s technickou normou ČSN EN 1990/A2.
|
|
|
Knihovna pro zpracování obrazu v GPU
Čermák, Michal ; Španěl, Michal (oponent) ; Smrž, Pavel (vedoucí práce)
Tato práce se zabývá architekturou grafických karet Nvidia a s ní související programátorské rozhranní CUDA, které je využito při tvorbě knihovny akcelerující algoritmy zpracování obrazu. Velký důraz je kladen na testování výkonnostního zisku oproti optimalizované a používané knihovně OpenCV.
|
|
|
Překladač pro platformu EdkDSP
Baručák, Robert ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Cílem bakalářské práce bylo vytvoření překladového systému pro platformu EdkDSP. Prezentovány jsou dva odlišné přístupy ke konstrukci překladového systému určeného pro multiprocesorovou platformu. Práce je založená na překladačové infrastruktuře LLVM. Výsledkem jsou dvě funkční verze překladového systému, které generují kód využívající všechny hardwarové prostředky poskytované cílovou platformou. Vytvořená řešení mají sadu omezení, která jsou diskutována v textu práce.
|
|
|
Akcelerace neuronových sítí v FPGA
Krčma, Martin ; Vašíček, Zdeněk (oponent) ; Kaštil, Jan (vedoucí práce)
Tato práce se zabývá problematikou akcelerace výpočtu neuronových sítí skrze jejich implementaci v programovatelných hradlových polích FPGA. Práce představuje dvě různé hardwarové implementace neuronových sítí, které porovnává mezi sebou a s volně dostupnou softwarovou implementací. Dále práce představuje nástroje usnadňující VHDL implementaci neuronových sítí.
|
|
|
Akcelerace RSA na GPU
Balogh, Tomáš ; Jaroš, Jiří (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato bakalářská práce se zabývá implementací obecného algoritmu RSA prostřednictvím Montgomeryho násobení pro grafické karty. Pro vybranou platformu CUDA jsou vytvořeny čtyři verze implementace s cílem dosáhnutí co nejvyššího zrychlení výpočtu v porovnání s výpočtem na procesoru. Zrychlení výpočtu je kromě jiného dosaženo paralelizací aritmetických operací sčítání a násobení velkých čísel.
|
|
| |
|
|
Hardwarová akcelerace útoku na šifrování
Okuliar, Adam ; Slaný, Karel (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Hardwarová akcelerácia výpočtu býva často vhodným nástrojom ako docieliť výrazne lepšieho výkonu pri spracovávaní veľkého množstva dát alebo pri realizácii algoritmu ktorý je možné dobre paralelizovať. Cieľom práce je demonštrovať výsledky použitia FPGA obvodov na implementáciu algoritmu s exponenciálnou zložitosťou. Zvoleným algoritmom je útok hrubou silou na šifrovací algoritmus WEP so 40 bitovým klúčom. Účelom práce je porovnať vlastnosti a výkon softwarovej a hardwarovej implementácie algoritmu.
|
|
|
Akcelerace šifrovacích algoritmů pomocí FPGA
Gajdoš, Miroslav ; Kaštil, Jan (oponent) ; Šimek, Václav (vedoucí práce)
Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace algoritmů na FPGA. Dále se zabývá procesem návrhu, implementace, simulace a syntézy výsledné implementace. Provádí rozbor dosaženého řešení. Cílem projektu bylo vytvořit funkční řešení akcelerovaného algoritmu, tím umožnit jeho další použití v reálném provozu a dále vytvoření česky psaného materiálu o této problematice.
|
|
|
Hardwarová akcelerace šifrování síťového provozu
Novotňák, Jiří ; Kořenek, Jan (oponent) ; Žádník, Martin (vedoucí práce)
Cílem této práce je navrhnout a implementovat vyskorychlostní šifrátor síťového provozus propustností 10Gb/s v jednom směru. Implementační platformou je FPGA Xilinx Virtex5vlx155t umístěné na kartě COMBOv2-LXT. Šifrování je založeno na algoritmu AESs použitím 128 bitového klíče. Zabezpečený protokol je použit ESP pracující nad protokolem IPv4. Design je plně syntetizovatelný nástrojem Xilinx ISE 11.3, bohužel se jej však nepodařilo prakticky otestovat na reálném hardware. Úspěšné testy byly provedeny v simulaci.
|
host ::
RSS.