|
Mikrobiota trávicího traktu včel a příbuzného hmyzu a faktory ovlivňující její složení
Hroncová, Zuzana ; Havlík, Jaroslav (vedoucí práce) ; Kalous, Lukáš (oponent)
Disertační práce se skládá ze šesti výzkumných kapitol, z nichž pět již bylo publikováno ve vědeckých časopisech, jeden je v oponentském řízení a poslední kapitola představuje originální nepublikovaná data v procesu přípravy rukopisu.
Výzkum prezentovaný v této práci se zabývá složitými mechanismy imunitního systému včel a vos, se zaměřením na mikrobiotu jako součást imunity. Jak je popsáno v úvodu, sociální hmyz, jako včely a čmeláci, hrají klíčovou roli v ekosystémech po celém světě. Nedávné ztráty včel jsou připisovány používání pesticidů, špatné výživě, zvýšenému infekčnímu tlaku a ničení přírodních stanovišť. Během několika posledních let se včelaři i široká veřejnost zabývají úbytky včelstev po celém světě a dožadují se dalšího výzkumu zaměřeného na řešení těchto problémů. Naším hlavním cílem bylo prozkoumat vazby střevní bakteriální populace včel a příbuzných druhů, jejich propojení s imunitou a zjistit možnosti ovlivnění těchto vztahů prostřednictvím suplementace. Součástí cíle bylo charakterizovat střevní mikrobiotu čmeláků a vos pomocí 16S RNA sekvenování, použitého při hledání potenciálně nových bakteriálních druhů.
V práci jsme se snažili objasnit, jak mikrobiom interaguje s hostitelem a prokázat, že hlavní členy těchto komunit ho pozitivně ovlivňují. Bakteriální komunity nacházející se v trávicím traktu včel, jsou ideálním modelem pro zkoumání evolučních a genetických vztahů. Informace založené na našich výsledcích můžou díky objasněným fyziologickým podmínkám v trávicím traktu včel pomoci při vývoji vhodných probiotických preparátů.
|
|
New Methods for Increasing Efficiency and Speed of Functional Verification
Zachariášová, Marcela ; Dohnal, Jan (oponent) ; Steininger, Andreas (oponent) ; Kotásek, Zdeněk (vedoucí práce)
In the development of current hardware systems, e.g. embedded systems or computer hardware, new ways how to increase their reliability are highly investigated. One way how to tackle the issue of reliability is to increase the efficiency and the speed of verification processes that are performed in the early phases of the design cycle. In this Ph.D. thesis, the attention is focused on the verification approach called functional verification. Several challenges and problems connected with the efficiency and the speed of functional verification are identified and reflected in the goals of the Ph.D. thesis. The first goal focuses on the reduction of the simulation runtime when verifying complex hardware systems. The reason is that the simulation of inherently parallel hardware systems is very slow in comparison to the speed of real hardware. The optimization technique is proposed that moves the verified system into the FPGA acceleration board while the rest of the verification environment runs in simulation. By this single move, the simulation overhead can be significantly reduced. The second goal deals with manually written verification environments which represent a huge bottleneck in the verification productivity. However, it is not reasonable, because almost all verification environments have the same structure as they utilize libraries of basic components from the standard verification methodologies. They are only adjusted to the system that is verified. Therefore, the second optimization technique takes the high-level specification of the system and then automatically generates a comprehensive verification environment for this system. The third goal elaborates how the completeness of the verification process can be achieved using the intelligent automation. The completeness is measured by different coverage metrics and the verification is usually ended when a satisfying level of coverage is achieved. Therefore, the third optimization technique drives generation of input stimuli in order to activate multiple coverage points in the veri\-fied system and to enhance the overall coverage rate. As the main optimization tool the genetic algorithm is used, which is adopted for the functional verification purposes and its parameters are well-tuned for this domain. It is running in the background of the verification process, it analyses the coverage and it dynamically changes constraints of the stimuli generator. Constraints are represented by the probabilities using which particular values from the input domain are selected. The fourth goal discusses the re-usability of verification stimuli for regression testing and how these stimuli can be further optimized in order to speed-up the testing. It is quite common in verification that until a satisfying level of coverage is achieved, many redundant stimuli are evaluated as they are produced by pseudo-random generators. However, when creating optimal regression suites, redundancy is not needed anymore and can be removed. At the same time, it is important to retain the same level of coverage in order to check all the key properties of the system. The fourth optimization technique is also based on the genetic algorithm, but it is not integrated into the verification process but works offline after the verification is ended. It removes the redundancy from the original suite of stimuli very fast and effectively so the resulting verification runtime of the regression suite is significantly improved.
|
|
Optimalizace testu digitálního obvodu multifunkčními prvky
Stareček, Lukáš ; Gramatová, Elena (oponent) ; Kubátová, Hana (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Tato práce se zabývá možností optimalizace testu číslicových obvodů pomocí multifunkčních logických hradel. Nejdůležitější částí práce je vysvětlení samotného principu optimalizace, který je popsán také formálními matematickými prostředky. Na základě tohoto popisu je v práci prezentováno několik možností využití. Ukázána je optimalizace testovatelnosti obdobná metodě vkládání testovacích bodů a jednoduchá metodika založena na základě SCOAP. Těžištěm práce je však metodika, která byla vytvořena pro optimalizaci testu obvodu. Ta byla implementována v podobě softwarových nástrojů. V práci jsou následně prezentovány výsledky použití těchto nástrojů na úloze snížení počtu testovacích vektorů se zachováním pokrytí poruch pro různé obvody včetně testovací sady ISCAS 85. Část práce je věnována také různým principům a technologiím tvorby multifunkčních logických hradel. Některá vybraná hradla z těchto technologií jsou podrobena simulacím elektronických vlastností ve SPICE. Na základě principů prezentované metodiky a výsledků simulací multifunkčních hradel je také provedena analýza a rozbor různých problémů jako je platnost testu modifikovaného obvodu a vhodnost jednotlivých technologií multifunkčních hradel pro danou metodiku. Výsledky analýz a provedených experimentů je potvrzeno, že pomocí multifunkčních hradel lze optimalizovat diagnostické vlastnosti obvodu takovým způsobem, aby došlo k požadovaným úpravám parametrů výsledných testů obvodů při minimálních dopadech na kvalitu a věrohodnost těchto testů.
|
|
Acceleration Methods for Evolutionary Design of Digital Circuits
Vašíček, Zdeněk ; Miller, Julian (oponent) ; Zelinka,, Ivan (oponent) ; Sekanina, Lukáš (vedoucí práce)
Although many examples showing the merits of evolutionary design over conventional design techniques utilized in the field of digital circuits design have been published, the evolutionary approaches are usually hardly applicable in practice due to the various so-called scalability problems. The scalability problem represents a general problem that refers to a situation in which the evolutionary algorithm is able to provide a solution to a small problem instances only. For example, the scalability of evaluation of a candidate digital circuit represents a serious issue because the time needed to evaluate a candidate solution grows exponentially with the increasing number of primary inputs. In this thesis, the scalability problem of evaluation of a candidate digital circuit is addressed. Three different approaches to overcoming this problem are proposed. Our goal is to demonstrate that the evolutionary design approach can produce interesting and human competitive solutions when the problem of scalability is reduced and thus a sufficient number of generations can be utilized. In order to increase the performance of the evolutionary design of image filters, a domain specific FPGA-based accelerator has been designed. The evolutionary design of image filters is a kind of regression problem which requires to evaluate a large number of training vectors as well as generations in order to find a satisfactory solution. By means of the proposed FPGA accelerator, very efficient nonlinear image filters have been discovered. One of the discovered implementations of an impulse noise filter consisting of four evolutionary designed filters is protected by the Czech utility model. A different approach has been introduced in the area of logic synthesis. A method combining formal verification techniques with evolutionary design that allows a significant acceleration of the fitness evaluation procedure was proposed. The proposed system can produce complex and simultaneously innovative designs, overcoming thus the major bottleneck of the evolutionary synthesis at gate level. The proposed method has been evaluated using a set of benchmark circuits and compared with conventional academia as well as commercial synthesis tools. In comparison with the conventional synthesis tools, the average improvement in terms of the number of gates provided by our system is approximately 25%. Finally, the problem of the multiple constant multiplier design, which belongs to the class of problems where a candidate solution can be perfectly evaluated in a short time, has been investigated. We have demonstrated that there exists a class of circuits that can be evaluated efficiently if a domain knowledge is utilized (in this case the linearity of components).
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Gramatová, Elena (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
Metoda komponentního odepisování
IMBER, Jakub
Bakalářská práce se zabývá komponentní metodou odpisování hmotného majetku a jejím využitím v praxi. Cílem práce je představení komponentní metody, zjištění výhod a nevýhod, porovnat odpisy komponentní metody s odpisy ostatních metod, které jsou v českých účetních jednotkách častěji používány. Dalším cílem je najít pro účetní jednotku vhodnou metodu pro výpočet odpisů specifického majetku, tak aby účetní náklady co nejlépe odpovídali reálným nákladům. Teoretická část práce se převážně věnuje charakteristice dlouhodobého majetku a daňovým a účetním odpisům včetně metody komponentní. Praktická část je zaměřena na nejmenovanou společnost s ručením omezeným, jejímž předmětem podnikání je prováděním staveb (dřevostaveb), jejich změna a odstraňování, pokrývačství, tesařství, truhlářství a projektové činnosti ve výstavbě. Jsou zde vypočteny a následně porovnány jednotlivé metody odpisování s metodou komponentní. Veškeré výpočty jsou použity na specifický majetek vhodný pro komponentní metodu. Výsledkem práce je poukázání na výhody a funkčnost komponentní metody a doporučení změny odpisové metody pro účetní jednotku.
|
| |
|
Management dodavatelů v automobilovém průmyslu
Holubcová, Romana ; Štůsek, Jaromír (vedoucí práce)
Jako téma své diplomové práce jsem si zvolila management dodavatelů v automobilovém průmyslu. Dodavatelsko-odběratelské vztahy jsou velmi důležité pro úspěch zúčastněných organizací i pro celkový rozvoj ekonomiky. Musí to být vztahy partnerské, aby se společnosti mohly rozvíjet, aby vzájemné obchody pro ně byly ekonomicky výhodné a své procesy mohly neustále zlepšovat. Ve své práci budu analyzovat stávající proces řízení dodavatelů ve společnosti, která je přímým dodavatelem do OEM. Original Equipment manufacturing (OEM), což je používaná zkratka pro finální výrobce automobilů a znamená to, že nevytváří jednotlivé produkty, ale je to vlastně montovna. Podle výsledků analýzy budou navržena zlepšení a implementována do nové směrnice pro strategický nákup.
|
|
Vliv technologie ustájení dojnic na výskyt mastitidy
Brzáková, Lenka ; Stádník, Luděk (vedoucí práce) ; Jan, Jan (oponent)
Cílem bakalářské práce bylo zhodnotit kvalitu ustájení, dojení a provést analýzu mastitidy na vybrané farmě. První část práce obsahuje literární přehled o technologiích ustájení, problematice mastitid, její detekci, původce, léčbu a faktory působící proti jejímu výskytu. Dále je tato část práce zaměřena na typy dojíren, správný postup při dojení a na robotizované dojení. Materiál a metody práce obsahují charakteristiku vybrané farmy, kde byla sledována za rok 2014 kvalita a technologie ustájení, dojení, výživu dojnic a dalších faktorů ovlivňujících výskyt mastitidy, jako je například ošetřování paznehtů. Poté byl sledován a hodnocen výskyt, detekce a správná léčba mastitidy. Farma Montamilk s.r.o. chová 1200 ks skotu a z toho přibližně 419 ks dojnic. V části práce výsledky byla sledována a hodnocena kontrola užitkovosti za kontrolní rok 2013 -- 2014, která byla uvedena u prvotelek a u krav na druhé a další laktaci. Ze zjištěných hodnot byla pomocí grafu vyjádřena dojivost, která byla výrazně lepší u krav na druhé a další laktaci. Dále byly v této části vyjádřeny v grafu složky mléka (tuk a bílkoviny), které byly též rozděleny podle laktací. Mezi další zjišťované parametry patřil výskyt mastitidy, u kterých dojnic a v jakém ročním období byl její výskyt častější, stejně jako její léčba a náklady na léčení jedné dojnice. Na závěr byl graficky znázorněn počet somatických buněk za rok 2014 za jednotlivé laktace. V části práce diskuse proběhlo porovnání zjištěných výsledků kontroly užitkovosti na vybrané farmě s celorepublikovým průměrem. Ze zjištěných výsledků je patrné, že dojnice v Montamilku byly v dojivosti u prvotelek lepší o 427 kg mléka a u krav na druhé a další laktaci byly též vyšší o 602 kg mléka než dojnice v České republice. Dále byly porovnány mléčné složky u dojnic v Montamilku s dojnicemi v České republice a výsledky nebyly příliš rozdílné. Obsah tuku u dojnic v Montamilku byl nižší za všechny laktace při porovnání s dojnicemi v České republice. Hodnota tuku v České republice byla u prvotelek 3,87 %, v Montamilku 3,85 % a hodnota tuku u krav na druhé a další laktaci byla v České republice 3,86 % a v Montamilku 3,81 %. Pokud se zaměřím na obsah bílkovin v mléce v České republice, u prvotelek byla hodnota 3,4 % a v Montamilku byla 3,3 %. Krávy na druhé a další laktaci v České republice měly obsah bílkovin v mléce 3,38 % a v Montamilku 3,36 %.
|
host ::
