|
|
Převod platformy NetCOPE do EDK
Palička, Jan ; Košař, Vlastimil (oponent) ; Viktorin, Jan (vedoucí práce)
Tato bakalářská práce se zaobírá převodem platformy NetCOPE do Xilinx Embedded Development Kit (EDK). Hlavním úkolem je vytvoření anotace hardware platformy NetCOPE pro její použití v prostředí EDK. Před samotnou implementací anotace je nutné nastudovat technologii FPGA, platformu NetCOPE a formát PSF pro anotaci IP-core platformy NetCOPE.
|
|
|
Packet generator on the FPGA platform
Bari, Lukáš ; Blažek, Petr (oponent) ; Smékal, David (vedoucí práce)
The thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.
|
|
|
Design and implementation of Twofish cipher on the FPGA network card
Cíbik, Peter ; Martinásek, Zdeněk (oponent) ; Smékal, David (vedoucí práce)
This bachelor thesis deals with implementation of block cipher Twofish on the FPGA platform in VHDL language. The teoretical introduction explains basics of cryptography and symetric ciphers block operation modes, FPGA platform and introduction to VHDL language. In the next part the Twofish cipher, its components and flow are being dis- cussed in depth. Subsequently describes design of Twofish cipher in VHDL language and induvidual steps in this process. The last part deals with own implementation on hardware card with FPGA chip and summarizes reached goals.
|
|
|
Implementace a verifikace vstupních a výstupních síťových bloků
Matoušek, Jiří ; Kaštil, Jan (oponent) ; Tobola, Jiří (vedoucí práce)
V rámci platformy NetCOPE se vstupní a výstupní síťové bloky používají pro odstínění návrháře síťové aplikace od problémů s implementací linkové vstvy síťového modelu ISO/OSI, zvláště pak její MAC podvrstvy. Tato bakalářská práce se zabývá návrhem, implementací a verifikací takovýchto bloků pracujících na rychlosti 10 Gb/s. Navržený vstupní síťový blok provádí kontrolu příchozích rámců a umožňuje zahazování těchto rámců na základě výsledků prováděných kontrol. Výstupní síťový blok podporuje nahrazování zdrojové MAC adresy rámce a doplnění pole FCS. Součástí obou síťových bloků jsou také různé druhy čítačů rámců. Navržené síťové bloky byly otestovány na kartách COMBO v rámci platformy NetCOPE a bylo pro ně navrženo verifikační prostředí pro jazyk SystemVerilog.
|
|
|
Network Traffic Simulation and Generation
Matoušek, Jiří ; Kořenek, Jan (oponent) ; Korček, Pavol (vedoucí práce)
S rozvojem počítačových sítí umožnujících přenosy dat rychlostí 10 Gb/s a vyšší roste také potřeba vývoje nových síťových zařízení schopných pracovat na takovýchto rychlostech. Nově vyvinutá síťová zařízení je třeba před jejich nasazením do reálného provozu podrobit důkladnému testování, které se provádí pomocí přehrávání uměle vytvořeného nebo dříve zachyceného síťového provozu na lince vedoucí k testovanému zařízení, to vše také na maximální rychlosti linky. Současná testovací zařízení buď nejsou dostatečně výkonná, nebo kromě svého vysokého výkonu vynikají také vysokou cenou. Cílem této diplomové práce je tedy navrhnout hardwarově akcelerovanou aplikaci schopnou generování a přehrávání síťového provozu rychlostí 10 Gb/s. Pro akceleraci aplikace je použita karta COMBOv2 společně s platformou NetCOPE. Architektura navržené aplikace je modulární, což umožňuje s výhodou využít jednotlivé části aplikace pro implementaci různých funkcí. Mezi ty patří generování syntetického IPv4 nebo IPv6 provozu a dále pak přehrávání dříve zachyceného síťového provozu uloženého v paměti počítače. Generovaná i přehrávaná síťová data jsou vysílána do sítě rychlostí 10 Gb/s, přičemž na výstupu je možné omezit přenosovou rychlost až na hodnotu 1 Mb/s. V závěru práce je provedeno srovnání vlastností implementované aplikace s generátorem paketů implementovaným na platformě NetFPGA, které vyznívá příznivěji pro popisovanou aplikaci.
|
|
|
Směrování ve vysokorychlostních počítačových sítích
Vlček, Lukáš ; Hanák, Pavel (oponent) ; Škorpil, Vladislav (vedoucí práce)
Úlohou tejto diplomovej práce je prilbížiť čitateľovi platformu NetCOPE princípom prvého kontaktu s ňou, a to rozobraním jej vnútorných štruktúr - obzvlášť jej aplikačného jadra, a to aj za pomoci jazyka VHDL. Následne práca využíva tieto znalosti pre návrh a implementáciu dvojportového filtračného systému sieťovej premávky, kde sa detailnejšie zameriava na samotný návrh systému v jazyku VHDL.
|
|
|
Stavový firewall v FPGA
Žižka, Martin ; Kajan, Michal (oponent) ; Puš, Viktor (vedoucí práce)
Tato práce popisuje analýzu požadavků, návrh a implementaci stavového filtrování paketů do již existujícího bezestavového firewallu. Zabývá se také testováním implementovaného systému. V úvodních dvou kapitolách popisuje vlastnosti vývojové platformy NetCope pro FPGA. Popisuje také princip činnosti firewallu, který zároveň slouží jako specifikace požadavků na stavový firewall. Poté popisuje detailní návrh na úpravy jednotlivých modulů existujícího firewallu a také návrh na vytvoření nových modulů. Zabývá se také implementací navržených modulů a otestováním jejich správné funkčnosti. Závěrem diskutuje současný stav práce a popisuje možná další rozšíření.
|
|
|
P4 cryptographic primitive support
Cíbik, Peter ; Malina, Lukáš (oponent) ; Smékal, David (vedoucí práce)
This diploma thesis deals with the problem of high-speed communication security which leads to the usage of hardware accelerators, in this case high-speed FPGA NICs. Work with simplification of development of FPGA hardware accelerator applications using the P4 to VHDL compiler. Describes extension of compiler of cryptographic external objects support. Teoretical introduction of the thesis explains basics of P4 language and used technologies. Describes mapping of external objects to P4 pipeline and therefore to FPGA chip. Subsequently deals with cryptographic external object, compatible wrapper implementation and verification of design. Last part describes implementation and compiler extension, cryptographic external object support and summarizes reached goals.
|
|
| |
|
|
Platforma pro rychlý vývoj síťových zařízení
Tobola, Jiří ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce popisuje návrh a implementaci platformy pro rychlý vývoj síťových zařízení na rodině karet COMBO. Navržená platforma zahrnuje jednotný protokol pro přenos dat ve formě paketů, sadu nástrojů pro manipulaci s daty ve formátu tohoto protokolu, vstupní a výstupní síťové bloky pro gigabitový ethernet, vysokorychlostní propojení se softwarovou vrstvou přes systémové sběrnice PCI, PCI-X nebo PCI-Express a množinu bloků pro analýzu a zpracování síťového provozu. Využití navržené platformy je demonstrováno při návrhu a implementaci síťové karty, hardwarového firewallu a exportéru unifikovaných hlaviček paketů.
|
host ::
RSS.