|
|
Implementation of Digital Circuit for High-Speed Network Communication in FPGA
Kondys, Daniel ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA chips as the hardware acceleration elements, this thesis presents a generic and highly modular digital circuit for FPGA that manages data transfers in form of Ethernet frames at rates reaching up to 400 Gbps. High-end FPGAs often contain hard IP blocks that simplify communication over the Ethernet protocol. The target FPGAs Intel Stratix 10 and Intel Agilex contain the E- and F-tile hard IP blocks for Ethernet, respectively. Before explaining the architecture of the designed digital circuit, it focuses on the theoretical background describing the basic functions of the Ethernet protocol, the given Intel FPGAs and the provided Ethernet hard IP blocks. After explaining its design and implementation, the thesis describes the steps taken during verification and hardware tests executed on platforms with the given FPGAs. The results of these tests indicated a successful implementation, as the data rate of 400 Gbps was reached. This digital circuit aims to be a part of the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET z.s.p.o and REFLEX CES.
|
|
|
Implementace jednoduchého rozpoznávače řeči pro Android
Flajšingr, Petr ; Herout, Adam (oponent) ; Szőke, Igor (vedoucí práce)
Tato práce se zabývá implementací a optimalizací rozpoznávače řeči pod operačním systémem Android. Pokrývá implementaci nahrávání zvukového signálu, následnou extrakci příznaků pomocí Mel bank filtrů a neuronové sítě. Také obsahuje informace o implementaci dynamického dekodéru. Práce se věnuje převážně implementaci v nízkoúrovňových nástrojích jako jsou Android NDK a Renderscript a vyhodnocuje úspěšnost rozpoznávače a jeho paměťové a časové nároky.
|
|
|
Implementace jednoduchého rozpoznávače řeči pro Android
Čuba, Eduard ; Glembek, Ondřej (oponent) ; Szőke, Igor (vedoucí práce)
Cieľom projektu je vytvoriť jednoduchý rozpoznávač reči pre platformu Android. Práca rozoberá základné komponenty rozpoznávača reči a venuje sa technikám, ktoré boli použité pre optimalizáciu procesu rozpoznávača reči na zariadeniach so systémom Anrdoid. Ako prvá je popísaná teória extrakcie akustických príznakov, odhadu posteriórnych pravdepodobností fonémov a dynamického dekódovania. Následnej je popísaný dizajn a implementácia dekodéra, ktorý prevádza sériu rečových príznakov na text, za použitia obmedzených výpočetných prostriedkov mobilného zariadenia. Implementácia je rozdelená do modulov tvoriacich knižnicu, ktorú je možno jednoducho rozšíriť, či integrovať do požadovanej aplikácie. Do rozpoznávača je taktiež možné dodať vlastné modely, ktoré môžu byť navrhnuté a natrénované pre konkrétne použitie. V experimentoch sme skúmali rôzne prístupy ku modelovaniu abstraktných dátových štruktúr pre reprezentáciu rozpoznávacej siete tak. V závere práca rozoberá potencionálne smery budúceho vývoja a aplikácií tohoto projektu.
|
|
|
Prototypování fotografické kompozice pomocí rozšířené reality
Salát, Marek ; Szentandrási, István (oponent) ; Herout, Adam (vedoucí práce)
Hlavním cílem práce je detekce popředí a pozadí v obrazu, anglicky označováno jako image matting, a to s minimálním uživatelským vstupem pomocí trimap. Rozpoznání popředí obrazu je využíváno při kompozici fotografií nebo při výrobě koláží. Cílem práce je aplikovat vhodné algoritmy. V tomto případě je použito A Global sampling matting v Android aplikaci. Hlavním výsledkem je jednoduchá intuitivní aplikace, se kterou je možné snadno vytvářet kreativní virální fotografie. K vývoji aplikace je přistupováno agilním způsobem a již od počátku byla veřejně k dispozici jako minimální produkt v otevřené alfa fázi na Google Play, později uvolněna do produkce. Přínosem práce je optimalizace uvedeného algoritmu pro mobilní zařízení a také paralelizace algoritmu na GPU, společně s veřejně dostupnou aplikací.
|
|
|
Algoritmy detekce objektů na platformě Android
Dlápal, Vojtěch ; Musil, Martin (oponent) ; Musil, Petr (vedoucí práce)
Cílem této práce je prozkoumat možnosti detekce objektů na platformě Android, navrhnout a implementovat demonstrativní aplikaci, otestovat ji a zhodnotit dosažené výsledky. Je představena platforma Android, knihovna pro počítačové vidění OpenCV a teorie pro detekci objektů. Byla navržena a implementována aplikace porovnávající detekci obličejů z OpenCV, Android API a navrženého detektoru používající klasifikátor. Aplikace byla důsledně otestována a výsledky vyhodnoceny.
|
|
|
Video-manuál jako aplikace na mobilním telefonu s rozpoznáním objektů
Nedbálek, Stanislav ; Maršík, Lukáš (oponent) ; Španěl, Michal (vedoucí práce)
Tato bakalářská práce se zabývá možnostmi uplatnění počítačového vidění a rozšířené reality na mobilní platformě - operačním systému Android. Cílem této práce je demonstrovat možnosti praktického využití těchto technologií na reálných případech a situacích dneška. Práce se zaměřuje na návrh a implementaci mobilní aplikace, která je schopná pro automaticky detekovaný objekt zobrazit video manuál. Vytvořená aplikace byla testována se skupinou uživatelů, která prokázala použitelnost a intuitivnost aplikace.
|
|
|
FPGA Digital Circuit for up to 400 Gbps Transfers over Ethernet
Kondys, D. ; Smékal, D.
Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA (Field Programmable Gate Array) chips as the hardware acceleration elements, this paper presents a generic and highly modular digital circuit for FPGA that manages the transfer of data in form of Ethernet frames at rates reaching up to 400 Gbps. To achieve this, the proposed digital circuit takes advantage of the Ethernet intellectual property (IP) blocks in high-end FPGAs from Intel. By first implementing and fine-tuning it for data rates up to 100 Gbps, the next step is expanding it to reach data rates up to 400 Gbps. The created digital circuit will then be used in the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET a.l.e and REFLEX CES. Even though the target data rate is 400 Gbps, this paper focuses on the first step, which is the utilization of the Intel Ethernet hard IP blocks to reach 100 Gbps.
|
|
|
Anonymní certifikáty pro uživatelskou autentizaci
Hlinka, Jan ; Malina, Lukáš (oponent) ; Dzurenda, Petr (vedoucí práce)
Tato diplomová práce se zabývá tématem ochrany osobních údajů při uživatelské autentizaci pomocí anonymních certifikátů. Dnešním nejžárnějším a nejaktuálnějším příkladem odhalování nadbytečného množství citlivých osobních údajů je dokazování Covid očkování, popř. výsledků Covid testů. V rámci této diplomové práce je navržen a implementován systém pro autentizaci pomocí anonymních certifikátů, který řeší nedostatky současných CovidPass řešení. Implementace je provedena na platformě Android v případě uživatelské aplikace a ověřovatel je zastoupen terminálem v podobě zařízení Raspberry PI.
|
|
|
Kryptografické algoritmy na platformě FPGA
Broda, Jan ; Jedlička, Petr (oponent) ; Hajný, Jan (vedoucí práce)
Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET.
|
|
|
Implementation of Digital Circuit for High-Speed Network Communication in FPGA
Kondys, Daniel ; Cíbik, Peter (oponent) ; Smékal, David (vedoucí práce)
Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA chips as the hardware acceleration elements, this thesis presents a generic and highly modular digital circuit for FPGA that manages data transfers in form of Ethernet frames at rates reaching up to 400 Gbps. High-end FPGAs often contain hard IP blocks that simplify communication over the Ethernet protocol. The target FPGAs Intel Stratix 10 and Intel Agilex contain the E- and F-tile hard IP blocks for Ethernet, respectively. Before explaining the architecture of the designed digital circuit, it focuses on the theoretical background describing the basic functions of the Ethernet protocol, the given Intel FPGAs and the provided Ethernet hard IP blocks. After explaining its design and implementation, the thesis describes the steps taken during verification and hardware tests executed on platforms with the given FPGAs. The results of these tests indicated a successful implementation, as the data rate of 400 Gbps was reached. This digital circuit aims to be a part of the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET z.s.p.o and REFLEX CES.
|
host ::
RSS.