|
|
Překlad OpenCL aplikací pro vestavěné systémy
Šnobl, Pavel ; Čekan, Ondřej (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato diplomová práce se zabývá podporou pro překlad a spouštění programů napsaných pomocí OpenCL frameworku na vestavěných systémech. OpenCL je systém pro programování heterogenních systémů, složených z procesorů, grafických akcelerátorů a dalších výpočetních zařízení. Využití má ovšem i na systémech skládajících se pouze z jedné výpočetní jednotky, kde umožňuje zápis paralelních programů (funkční a datový paralelismus) a práci s hierarchickým systémem pamětí. V rámci této práce jsou porovnány jednotlivé dostupné open source implementace OpenCL a následně je jedna vybraná integrována s překladačem LLVM. Tento překladač je generován v rámci sady nástrojů poskytovaných vývojovým prostředím pro tvorbu procesorů s aplikačně specifickou instrukční sadou zvaným Codasip Studio. Dále jsou navrženy a implementovány optimalizace pro architektury se SIMD instrukcemi a architektury typu VLIW. Výsledek je otestován a demonstrován na sadě testovacích aplikací.
|
|
|
Kompilátor jazyka C pro VLIW architektury
Mináč, Tomáš ; Husár, Adam (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce pojednává o jazyce CodAl a Codasip frameworku. Dále popisuje kompilační platformu LLVM, jazyk LLVM IR a optimalizace nad tímto jazykem. Vytvoření návrhu a implementace rozšíření kompilační platformy LLVM o globální plánovaní instrukcí na základe profilu je cílem této práce.
|
|
|
Generování objektových souborů pro RISC-V
Benna, Filip ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato diplomová práce se zabývá překladem zdrojových souborů programů pro procesorovou architekturu RISC-V. Smyslem rozšíření překladových nástrojů, které je v této práci popsáno, je kompatibilita vzniklých objektových souborů s open source nástroji sady GNU binutils dostupnými pro tuto architekturu. Problematika spočívá především v korektním rozpoznání a následném správném uložení různých typů relokací specifických pro architekturu RISC-V v rámci nástrojů Codasip Studio.
|
|
|
Model procesoru NIOS II
Masařík, Marek ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.
|
|
|
Hardwarově akcelerovaná funkční verifikace procesoru
Funiak, Martin ; Kajan, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Mezi aktuálně používané verifikační přístupy patří funkční verifikace. Při funkční verifikaci se ověřuje korektnost implementace počítačového systému vzhledem k specifikaci. Slabým místem v rámci přístupu funkční verifikace je její časová náročnost, na kterou má vliv pomalá softwarová simulace implicitně paralelních hardwarových systémů. V této práci je představeno řešení využívající hardwarovou akceleraci funkční verifikace procesoru. Úvodní kapitoly tvoří teoretický základ pro následující kapitoly, ve kterých se nachází analýza a výběr řešení, návrh verifikačního prostředí a implementační detaily. Závěr práce obsahuje testování výsledného produktu, zhodnocení výsledků práce a vyhlídky do budoucna.
|
|
|
Vytvoření modelu procesoru PowerPC
Blaha, Hynek ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Architektury procesorů jsou čím dál více složitější, proto je kladen velký důraz na automatizaci jejich návrhů. Tato bakalářská práce popisuje návrh procesoru PowerPC v jazyce pro popis architektur Codal. Funkčnost a výkonnost výsledného modelu byla ověřena testy poskytnutými výzkumnou skupinou Lissom a srovnána se současným konkurentem.
|
|
|
Vytvoření modelů procesorů pomocí ADL jazyka
Steinhauser, Dominik ; Hynek, Jiří (oponent) ; Hruška, Tomáš (vedoucí práce)
Cílem této bakalářské práce je vytvoření modelů dvou procesoru Tensilica Xtensa a Sparc Leon na instrukční úrovni. Modely byly implementovány v ADL jazyku CodAL. Vývoj simulace a testování probíhalo ve vývojovém prostředí Codasip Studiu. Aplikačně specifické procesory mohou být vyvíjeny od začátku, nebo je možné pouze upravit již navrhnutý procesor, aby lépe vyhovoval dané aplikaci. Mnou vytvořené modely budou přidány do portfolia firmy Codasip, které budou moci uživatelé Codasip Studia používat či upravovat. Výsledkem jsou otestované funkční modely těchto procesorů, pro které lze vygenerovat simulátor, assembler i překladač jazyka C. Modely byly porovnány pomocí několika Benchmark testů a výsledky porovnání byly vyhodnoceny.
|
|
|
Vytvoření modelu procesoru RISC-V
Nosterský, Milan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Bakalářská práce se zabývá implementací modelu procesoru RISC-V v jazyce pro popis architektur CodAL. Teoretická část práce se zaměřuje na popis jazyka CodAL a klasifikaci procesorů. Praktická část práce se věnuje samotné implementaci procesoru RISC-V na úrovni instrukčního modelu a jeho testování. Dále se práce zabývá implementací MMU, časovačem a analýzou proxy kernelu.
|
|
|
Ladění software v Codasip Studiu pomocí JTAG rozhraní simulovaném v RTL simulátoru
Michl, Kamil ; Husár, Adam (oponent) ; Zachariášová, Marcela (vedoucí práce)
Tato práce se zabývá možností propojení RTL simulace procesoru se softwarovým debuggerem. Podle mého návrhu probíhá komunikace mezi těmito komponentami přes JTAG a Nexus rozhraní. Simulace je ovládána pomocí vybraného rozhraní mezi jazyky pro popis hardwaru a softwaru. Pro implementaci je použit JTAG adaptér od společnosti Codasip, RTL simulátor Questa Advanced Simulator od společnost Mentor, a Siemens Business, a rozhraní VPI pro komunikaci mezi jazyky Verilog a C++. Teoretická a částečně i praktická část této práce je použitelná pro více možných implementací zavislých na rozdílných programech a rozhraních. Konkrétní implementace uvedená v této práci je otestována a je funkční. V současnosti je používána společností Codasip a bude se pravděpodobně v budoucnu rozvíjet a vylepšovat.
|
|
|
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
|
host ::
RSS.