|
|
Postquantum cryptography on FPGA
Győri, Adam ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
This work describes the post-quantum algorithm FrodoKEM, its hardware implementation in VHDL and software simulation of implementation, subsequent implementation of the implementation on the FPGA process system. The work describes the issue of postquantum cryptography and VHDL programming language used to describe the functionality of hardware. Furthermore, the work deals with the functional implementation and simulation of all parts of the algorithm. Specifically, these are parts, key generation, encapsulation, and decapsulation. Algorithm implementation and simulations were performed in the Vivado software simulation environment, created by Xilinx. Subsequently, the synthesis and implementation was performed and the Intellectual property block was designed, the key part of which covered the functionality of the NEXYS A7 FPGA board was not available. The last part of the work deals with the workflow algorithm for implementation on FPGA board NEXYS A7.
|
|
|
Softwarový přijímač GNSS
Jedlička, Petr ; Bobula, Marek (oponent) ; Záplata, Filip (vedoucí práce)
Diplomová práce se zabývá analýzou a příjmem volně dostupných signálů navigačních družic v pásmech L1 a E1 pro systémy GPS a Galileo. Mezi etapy příjmu signálu, o kterých tato práce pojednává, patří proces nalezení fáze rozprostíracího kódu a přibližného frekvenčního posuvu nosné frekvence, synchronizace a sledování frekvence a fáze nosného kmitočtu, sledování fáze rozprostíracího kódu, demodulace signálu a kanálové dekódování získaných symbolů. Simulace celého přijímače je provedena v programu MATLAB. Největší pozornost je věnována frekvenční a fázové synchronizaci a sledování nosné frekvence, kdy je většinou uvedeno i více způsobů řešení daných problémů a jejich následné porovnání. Část, která se zabývá synchronizací a následným sledováním frekvence a fáze nosné frekvence a sledováním rozprostíracího kódu, je implementovaná i na FPGA.
|
|
|
Web application demonstrating lattice-based cryptography
Sečkár, Martin ; Jedlička, Petr (oponent) ; Ricci, Sara (vedoucí práce)
The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.
|
|
|
Optická linka pro přenos vysokofrekvenčního signálu
Kelbler, Petr ; Jedlička, Petr (oponent) ; Drexler, Petr (vedoucí práce)
Tato práce se zabývá návrhem optické linky pro přenos vysokofrekvenčního signálu pro systém detekce a lokalizace částečného výboje MOSAD-PD-UHF vyvíjeného Ústavem teoretické a experimentální elektrotechniky, kde bude sloužit jako náhrada pro koaxiální kabel, jenž není vhodný pro silně zarušené prostředí. V úvodní části práce je obecně popsán systém MOSAD-PD-UHF a porovnáno několik komerčně dostupných optických linek. Dále se práce zabývá popisem jednotlivých komponent optického řetězce a návrhem kompletní přenosové linky pro zadaný optický přijímač a vysílač. Závěrečná část práce se poté věnuje konstrukci optické linky a měření dosažených parametrů.
|
|
|
Kryptografické algoritmy na platformě FPGA
Broda, Jan ; Jedlička, Petr (oponent) ; Hajný, Jan (vedoucí práce)
Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET.
|
|
|
Cryptographic Escape Room Game
Nosek, Ondřej ; Jedlička, Petr (oponent) ; Ricci, Sara (vedoucí práce)
The thesis deals with the implementation of the escape room game in the form of a~web application. The topic of each room is cryptography in many forms. Concretely it is modular arithmetic, a system for data encryption, including its particular algorithms, as~Advanced Encryption Standard is, or network security basics. The main goals of the thesis are to get acquainted with the topic of escape games, web applications, and the realization of web applications. The escape game contains a total of~four rooms. The thesis describes the choice of technologies on which the application will be built and the implementation of individual rooms, including the possibility of~solving tasks. In the end, it summarizes the achieved results and goals.
|
|
|
Implementace auto-negociace pro Ethernetové rozhraní o rychlostech 25-100 Gb/s
Válek, Vladislav ; Jedlička, Petr (oponent) ; Tomašov, Adrián (vedoucí práce)
Bakalářská práce se zabývá návrhem auto-negociační komponenty pro síťové karty řízené hradlovými poli. Funkce auto-negociace slouží pro dohodu parametrů síťového provozu mezi dvěma stranami síťového kanálu. Mezi dohodnutelné parametry patří komunikační rychlost, schopnost pozastavení provozu a schopnost provozovat Forward Error Correction (FEC). V úvodu jsou představeny vnitřní bloky architektury UltraScale+ společnosti Xilinx, kde je nejvíce pozornosti věnováno blokům GTY. Dále jsou představeny zásady klauzule 73, standardu IEEE 802.3-2018, jež popisuje mechanismus funkce auto-negociace. Návrh je proveden v jazyce VHDL pro linkovou komunikační rychlost 25~Gb/s a zahrnuje popis postupů a případných změn, které je nutno provést při implementaci zmíněné funkce na hradlových polích využívající vysokorychlostní transceivery. Následně byla funkčnost zapojení ověřena v simulacích, jejichž výsledky jsou poskytnuty rovněž v této práci. Na závěr bylo provedeno testování auto-negociační funkce obsluhované zde vytvořenou komponentou, pročež byla využita síťová karta řízená hradlovým polem Virtex 7 UltraScale+. Při testování bylo využito zavedení sond Integrated Logic Analyzer (ILA) do struktry návrhu. Dosažené výsledky testování, věnující se jak průběhu auto-negociace, tak procesům ve fyzické vrstvě, jsou zde náležitě okomentovány.
|
|
|
Plán reakce na nouzové situace v letecké škole
Jedlička, Petr ; Švec, Michal (oponent) ; Šplíchal, Miroslav (vedoucí práce)
Diplomová práce je zaměřena na tvorbu Plánu reakce v případě nouze pro leteckou školu. První část práce se věnuje organizacím v letectví a jiném dopravním průmyslu, které ukládají povinnost zavedení systému řízení bezpečnosti. Další část analyzuje požadavky předpisů a dokumentů na Plánu reakce v případě nouze. Třetí kapitola je věnována tvorbě všeobecného manuálu, který pomůže leteckým školám při tvorbě ERP. V poslední kapitole je ukázka konkrétního ERP pro modelovou leteckou školu, který je vytvořen dle manuálu z třetí části práce.
|
|
|
Postkvantová kryptografie na platformě FPGA
Dobiáš, Patrik ; Jedlička, Petr (oponent) ; Malina, Lukáš (vedoucí práce)
Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů.
|
|
|
Ovladač tříosého nanometrického manipulátoru
Pernica, Lukáš ; Jedlička, Petr (oponent) ; Drexler, Petr (vedoucí práce)
Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M.
|
host ::
RSS.