Národní úložiště šedé literatury Nalezeno 40 záznamů.  začátekpředchozí21 - 30další  přejít na záznam: Hledání trvalo 0.00 vteřin. 
Editor jazyka CodAL v prostředí Eclipse
Hynek, Jiří ; Dolíhal, Luděk (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Tato diplomová práce se zabývá tvorbou editoru jazyka CodAL pro vývojové prostředí projektu Lissom, které je založené na prostředí Eclipse. Cílem této práce je analyzovat problém tvorby editorů a rozebrat doplňky existujících editorů, které zlepšují jejich uživatelskou přívětivost. V teoretické části diplomové práce je popsána tvorba parseru a následná analýza zdrojových kódů napsaných do editoru. Jsou vysvětleny syntaktické a sémantické aspekty jazyka CodAL. V praktické části je navržen nový editor jazyka CodAL a popsán postup k jeho vytvoření. Výsledkem práce je nový editor jazyka CodAL integrovaný ve vývojovém prostředí projektu Lissom.
Nástroj pro grafické prototypování vestavěných systémů
Ilčík, Ondřej ; Dolíhal, Luděk (oponent) ; Hruška, Tomáš (vedoucí práce)
Práce se věnuje problematice grafického modelování vestavěných systémů pomocí dialektů jazyka UML a předkládá stručný souhrn existujících profilů. Dále se věnuje nástrojům pro podporu modelování na platformě Eclipse. V poslední části popisuje implementaci grafického modelování pro účely projektu Lissom.
Vytvoření modelu procesoru PowerPC
Blaha, Hynek ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Architektury procesorů jsou čím dál více složitější, proto je kladen velký důraz na automatizaci jejich návrhů. Tato bakalářská práce popisuje návrh procesoru PowerPC v jazyce pro popis architektur Codal. Funkčnost a výkonnost výsledného modelu byla ověřena testy poskytnutými výzkumnou skupinou Lissom a srovnána se současným konkurentem.
Testing of generated C compilers for processors in embedded systems
Dolíhal, Luděk ; Kubátová, Hana (oponent) ; Vojnar, Tomáš (oponent) ; Hruška, Tomáš (vedoucí práce)
The embedded systems have become essential for our everyday lives. They are usually highly specialized and optimized single purpose devices. The cores of this devices are usually composed of one or more application specific instruction-set processors. This dissertation thesis is focused on testing of tools for design of application specific instruction set processors (ASIP) and ASIPs itself. The aim is to create a system, that allows testing of the tools such as compiler, assembler, disassembler or debugger. Nevertheless, there is also need for more complex tests, for example integration tests, that ensure there is no incompatibility between the tools. Author created with support of continuous integration server an environment, that helps to reveal and fix errors during the design of the application specific processors and moreover this environment is automatized up to certain point.
Verifikace ASIP založena na formálních tvrzeních
Šulek, Jakub ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Tato práce představuje koncept pro ověřování správnosti procesorů s aplikačně-specifickou instrukční sadou (ASIP) pomocí verifi kace založené na formálních tvrzeních. Koncept je implementován v jazyku SystemVerilog Assertions jako součást verifi kačního prostředí vytvořeného v nástroji Codasip Framework. Implementovaný koncept je simulován nástrojem QuestaSim na procesoru Codix RISC. Hlavním výsledkem práce je koncept ověřování, který může být součástí systému automatizujícího návrh procesorů, a který je použitelný pro různé typy procesorů.
Systém pro správu virtuálních strojů
Skála, Milan ; Zachariášová, Marcela (oponent) ; Dolíhal, Luděk (vedoucí práce)
Tato práce se zabývá vytvořením návrhu a implementací aplikace pro vzdálenou správu virtuálních strojů, která bude umožňovat tuto správu automatizovat. Jsou zde popsány důvody zavádění virtualizace ve firmách a korporacích, různé metody virtualizace včetně jejich zhodnocení z praktického hlediska. Dále jsou rozebrány existující řešení virtualizace, která jsou celosvětově rozšířená. V praktické části je proveden návrh a implementace aplikace, pomocí níž bude možné vzdáleně ovládat virtuální stroje. Na závěr jsou zhodnoceny možnosti dalšího rozšíření aplikace.
Model procesoru NIOS II
Masařík, Marek ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.
Paralelizace sestavení v prostředí Jenkins
Lukášová, Michaela ; Zachariášová, Marcela (oponent) ; Dolíhal, Luděk (vedoucí práce)
Tato práce se zabývá paralelním sestavením balíku vývojového prostředí Codasip Studio. Zaměřuje se na možnosti paralelizace v prostředí Jenkins. Implementované řešení se soustřeďuje zejména na urychlení aktuálního procesu sestavení. Řešení využívá několika zásuvných modulů prostředí Jenkins a také několika shellových skriptů zajišťujích spuštění překladu, instalace či tvorby výsledného balíku.
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
Posouzení finanční výkonnosti firmy D.S. Leasing, a. s. pomocí analýzy časových řad
Dolíhal, Luděk ; Hejl, Jaromír (oponent) ; Doubravský, Karel (vedoucí práce)
Tato bakalářská práce analyzuje výkonnost firmy D.S. Leasing pomocí časových řad. Práce je rozdělena na dvě části. V teoretické části budou diskutovány časové řady a vybrané ukazatele finanční analýzy. Praktická část bude zaměřena na výpočet ukazatelů v daných obdobích a vytvoření časových řad. V závěru pak budou navrženy možné směry, kterými by se firma mohla v budoucnu ubírat.

Národní úložiště šedé literatury : Nalezeno 40 záznamů.   začátekpředchozí21 - 30další  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.