|
|
Vytvoření modelu procesoru PowerPC
Blaha, Hynek ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Architektury procesorů jsou čím dál více složitější, proto je kladen velký důraz na automatizaci jejich návrhů. Tato bakalářská práce popisuje návrh procesoru PowerPC v jazyce pro popis architektur Codal. Funkčnost a výkonnost výsledného modelu byla ověřena testy poskytnutými výzkumnou skupinou Lissom a srovnána se současným konkurentem.
|
|
|
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
|
|
|
Akcelerace aplikací pomocí specializovaných instrukcí
Mikó, Albert ; Krčma, Martin (oponent) ; Hruška, Tomáš (vedoucí práce)
Návrh specializovaných instrukcí pro aplikačně specifické procesory je náročný úkol. Tato práce se zabývá problematikou efektivní specifikace a použití specializovaných instrukci pro optimalizaci aplikací. Zaměřuje se na zlepšení kvality výstupů a uživatelské přívětivosti metody semiautomatického výběru specializovaných instrukcí, aby bylo umožněna optimalizace složitých aplikací. Tato metoda kombinuje manuální výběr instrukce vyznačením úseku zdrojového kódu aplikace a automatické vytvoření popisu instrukce v modelovacím jazyku.
|
|
|
Vytvoření modelů procesorů pomocí ADL jazyka
Steinhauser, Dominik ; Hynek, Jiří (oponent) ; Hruška, Tomáš (vedoucí práce)
Cílem této bakalářské práce je vytvoření modelů dvou procesoru Tensilica Xtensa a Sparc Leon na instrukční úrovni. Modely byly implementovány v ADL jazyku CodAL. Vývoj simulace a testování probíhalo ve vývojovém prostředí Codasip Studiu. Aplikačně specifické procesory mohou být vyvíjeny od začátku, nebo je možné pouze upravit již navrhnutý procesor, aby lépe vyhovoval dané aplikaci. Mnou vytvořené modely budou přidány do portfolia firmy Codasip, které budou moci uživatelé Codasip Studia používat či upravovat. Výsledkem jsou otestované funkční modely těchto procesorů, pro které lze vygenerovat simulátor, assembler i překladač jazyka C. Modely byly porovnány pomocí několika Benchmark testů a výsledky porovnání byly vyhodnoceny.
|
|
|
Vytvoření modelu procesoru RISC-V
Nosterský, Milan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Bakalářská práce se zabývá implementací modelu procesoru RISC-V v jazyce pro popis architektur CodAL. Teoretická část práce se zaměřuje na popis jazyka CodAL a klasifikaci procesorů. Praktická část práce se věnuje samotné implementaci procesoru RISC-V na úrovni instrukčního modelu a jeho testování. Dále se práce zabývá implementací MMU, časovačem a analýzou proxy kernelu.
|
|
|
Editor jazyka CodAL v prostředí Eclipse
Hynek, Jiří ; Dolíhal, Luděk (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Tato diplomová práce se zabývá tvorbou editoru jazyka CodAL pro vývojové prostředí projektu Lissom, které je založené na prostředí Eclipse. Cílem této práce je analyzovat problém tvorby editorů a rozebrat doplňky existujících editorů, které zlepšují jejich uživatelskou přívětivost. V teoretické části diplomové práce je popsána tvorba parseru a následná analýza zdrojových kódů napsaných do editoru. Jsou vysvětleny syntaktické a sémantické aspekty jazyka CodAL. V praktické části je navržen nový editor jazyka CodAL a popsán postup k jeho vytvoření. Výsledkem práce je nový editor jazyka CodAL integrovaný ve vývojovém prostředí projektu Lissom.
|
|
|
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
|
|
|
Vytvoření modelu procesoru pomocí ADL jazyka
Ostatník, Kristián ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Cieľom práce je implementácia modelu procesora ARC v ADL jazyku CodAL na inštrukčnej úrovni. Prvá časť bakalárskej práce sa venuje klasifikácii procesorov a popisu ADL jazykov. Druhá časť práce popisuje priebeh implementácie procesora a generovanie prekladača jazyka C/C++ pre odladenie a verifikáciu vytvoreného modelu. Na záver je popísané porovnanie vytvoreného modelu s existujúcim modelom ARC 700 na sade benchmarkových testov.
|
|
|
Architecture Information for LLVM Compiler Optimizations
Svoboda, Jan ; Dolíhal, Luděk (oponent) ; Hruška, Tomáš (vedoucí práce)
This thesis deals with the automatic extraction of processor architecture information from the CodAL language. Extracted information is used as the base for a cost model of the optimizer in the LLVM compiler. In this thesis, a new system was implemented, that creates the cost model, transforms it into a C++ code and compiles it into a dynamic library. This library is loaded at run-time by the compiler and used for better decision-making during the optimization process. The system achieves an average reduction in program code size of 14% and up to 68% improvement in the performance of the generated code.
|
|
|
Pokročilé techniky tranformací jazyka C do jazyků popisujících hardware
Michalik, Martin ; Křoustek, Jakub (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Tato práce se zabývá návrhem a realizací transformací aplikovaných při převodu jazyka C, použitého k popisu chování v rámci specifikace architektury v jazyce CodAL, do jazyků pro popis hardware. Cílem realizovaných transformací je buď umožnění zkrácení doby výpočtu, zvýšení frekvence nebo zmenšení plochy oproti původnímu řešení. V práci je popsána pro- blematika převodu jazyka C do jazyků pro popis hardware a jsou zde popsány principy a analýza navrhovaných transformací. Výsledky transformací jsou zhodnoceny na základě vizualizace control data flow a register-transfer level grafů, simulace výsledných zdrojových souborů jazyka VHDL v programu ModelSim a pomocí syntézy těchto souborů v programu Xilinx ISE pro cílové FPGA Vertix 5.
|
host ::
RSS.