Název: Dynamická rekonfigurace hardwarových akcelerátorů
Překlad názvu: Dynamic Reconfiguration of Hardware Accelerators
Autoři: Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2013
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje. Thesis deals with usage of dynamic reconfiguration of FPGA in area of application specific instruction-set processors, considerng time-to-market, possibilities of acceleration and universality. Furthermore, it is designed an extension of application specific processor Codix with reconfigurable unit and it is described its implementation. Finally, the results are evaluated and opportunities for further development are identified.
Klíčová slova: ASIP; CodAL; Codix; Dynamická rekonfigurace; FPGA; hardware/software co-design; ASIP; CodAL; Codix; Dynamic reconfiguration; FPGA; hardware/software co-design

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/54952

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-561470


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce