|
|
Akcelerované neuronové sítě na grafické kartě
Tomko, Martin ; Zachariášová, Marcela (oponent) ; Krčma, Martin (vedoucí práce)
Tato práce se věnuje implementaci aplikace pro simulaci neuronových sítí a její akceleraci za využití grafického procesoru. Aplikace se zaměřuje především na sítě typu Feedforward a jejich učení algoritmem Backpropagation, podporuje však i jiné typy sítí a umožňuje rozšíření o další učící algoritmy. Aplikace také umožňuje zavést do sítě různé poruchy struktury, což je možné využít pro testování odolnosti neuronových sítí vůči poruchám. Práce je implementována v jazyce C++ za využití OpenCL pro výpočty na GPU. Výsledky akcelerace učení algoritmem Backpropagation byly porovnány s volně dostupnou knihovnou FANN.
|
|
|
Relational Verification of Programs with Integer Data
Konečný, Filip ; Bouajjani, Ahmed (oponent) ; Jančar, Petr (oponent) ; Vojnar, Tomáš (vedoucí práce)
This work presents novel methods for verification of reachability and termination properties of programs that manipulate unbounded integer data. Most of these methods are based on acceleration techniques which compute transitive closures of program loops. We first present an algorithm that accelerates several classes of integer relations and show that the new method performs up to four orders of magnitude better than the previous ones. On the theoretical side, our framework provides a common solution to the acceleration problem by proving that the considered classes of relations are periodic. Subsequently, we introduce a semi-algorithmic reachability analysis technique that tracks relations between variables of integer programs and applies the proposed acceleration algorithm to compute summaries of procedures in a modular way. Next, we present an alternative approach to reachability analysis that integrates predicate abstraction with our acceleration techniques to increase the likelihood of convergence of the algorithm. We evaluate these algorithms and show that they can handle a number of complex integer programs where previous approaches failed. Finally, we study the termination problem for several classes of program loops and show that it is decidable. Moreover, for some of these classes, we design a polynomial time algorithm that computes the exact set of program configurations from which nonterminating runs exist. We further integrate this algorithm into a semi-algorithmic method that analyzes termination of integer programs, and show that the resulting technique can verify termination properties of several non-trivial integer programs.
|
|
|
Hardware acceleration of object detection in images
Musil, Petr ; Chalmers, Alan (oponent) ; Kadlec, Jiří (oponent) ; Zemčík, Pavel (vedoucí práce)
Nowadays, an increasing number of cameras and surveillance systems can be observed. The amount of information that these devices produce is enormous, and it is not in human power to process it all, therefore using computing power is needed. Modern computer vision algorithms, especially object detection, already achieve excellent results. One of the disadvantages of current vision algorithms is high computational complexity. Therefore, it is desired to implement these algorithms into a suitable device with better performance to power ratio. FPGA represents a reliable option due to its parallel and power-efficient computing. This dissertation aims to propose methods for optimising the object detector in an image running on an FPGA. These detectors use boosted soft cascades of classifiers with local image feature like weak classifiers. The proposed detectors use sequential evaluation of weak classifiers. More positions in the image are evaluated in parallel to increase the detection performance. Also, a new approach for multiscale object detection is proposed; its advantage is no need for external memory. The new detectors were experimentally verified on the tasks of detecting faces and license plates. The results outperform the current state-of-the-art, allow to create object detectors with higher detection performance, better power to resources ratio and better detection accuracy.
|
|
|
Akcelerace neuronových sítí v FPGA
Krčma, Martin ; Vašíček, Zdeněk (oponent) ; Kaštil, Jan (vedoucí práce)
Tato práce se zabývá problematikou akcelerace výpočtu neuronových sítí skrze jejich implementaci v programovatelných hradlových polích FPGA. Práce představuje dvě různé hardwarové implementace neuronových sítí, které porovnává mezi sebou a s volně dostupnou softwarovou implementací. Dále práce představuje nástroje usnadňující VHDL implementaci neuronových sítí.
|
|
|
Cyklická akcelerační metoda měření elektrických strojů
Ředina, Ondřej ; Ctibor, Jiří (oponent) ; Červinka, Dalibor (vedoucí práce)
Bakalářská práce se zabývá cyklickou akcelerační metodou měření a zatěžování elektrických motorů. Práce obsahuje popis měřící metody a zpracování naměřených dat. Aplikace metody byla uskutečněna ve firmě AVL Moravia s. r. o. Zpracování změřených dat ve formě sinusového průběhu bylo provedeno v programu MATLAB. V závěru práce jsou shrnuty nepřesnosti měření a následná optimalizace této metody.
|
|
|
Analýza rozjezdu a vybraných manévrů cyklistů
Doseděl, Jan ; Ptáček, Petr (oponent) ; Semela, Marek (vedoucí práce)
Diplomová práce s názvem „Analýza rozjezdu a vybraných manévrů cyklistů“ se v první části zabývá historií jízdních kol, konstrukcí, rozdělením, nehodovostí a legislativou. V druhé části je diplomová práce zaměřena na praktickou měřící část. V této části byly provedeny zkoušky brzdění na třech površích, akcelerace a manévr, při němž se cyklista ohlédne za sebe, než zahájí změnu směru jízdy. V závěru jsou vyhodnocena jednotlivá měření a srovnání s ostatními pracemi, které se zabývaly podobnou tematikou.
|
|
|
Překladač pro platformu EdkDSP
Baručák, Robert ; Dolíhal, Luděk (oponent) ; Masařík, Karel (vedoucí práce)
Cílem bakalářské práce bylo vytvoření překladového systému pro platformu EdkDSP. Prezentovány jsou dva odlišné přístupy ke konstrukci překladového systému určeného pro multiprocesorovou platformu. Práce je založená na překladačové infrastruktuře LLVM. Výsledkem jsou dvě funkční verze překladového systému, které generují kód využívající všechny hardwarové prostředky poskytované cílovou platformou. Vytvořená řešení mají sadu omezení, která jsou diskutována v textu práce.
|
|
|
Analýza vybraných manévrů cyklistů
Špačková, Kateřina ; Belák, Michal (oponent) ; Semela, Marek (vedoucí práce)
Diplomová práce Analýza vybraných manévrů cyklistů se v teoretické části zabývá historií a vývojem jízdních kol, dále jejich rozdělením, konstrukcí, analýzou nehodovosti a legislativou. Praktická část diplomové práce je zaměřena na měření pohybu jízdních kol. Konkrétně se v této části práci jedná o měření akcelerace, brzdění, příčného přemístění, jízdy obloukem a ohlédnutí jezdce před změnou směru jízdy. K měření jsou záměrně vybrána kola různých typů s odlišnými konstrukčními vlastnostmi. V závěru práce jsou jednotlivá měření vyhodnocena.
|
|
| |
|
|
Možnosti akcelerace symbolické regrese pomocí kartézského genetického programování
Hodaň, David ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Tato práce je zaměřena na hledání postupů, které by akcelerovaly symbolickou regresi v rámci kartézského genetického programování. Práce přibližuje kartézské genetické programování a jeho využití v úloze symbolické regrese. Zabývá se architekturou SIMD a instrukční sadou SSE a AVX. Práce představuje řadu optimalizačních metod, které vedou k výraznému urychlení evoluce v kartézském genetickém programování. Metoda bitově paralelní simulace používající vektory AVX2 umožňuje paralelně pracovat s 256 vstupními kombinacemi logického obvodu. Obdobně lze využít bajtově paralelní simulaci a pracovat se 32 bajty při evoluci obrazového filtru. Metoda akcelerace pomocí generování nativního kódu výrazně urychluje evaluaci kandidátních řešení. Nová metoda dávkové mutace může zrychlit evoluci kombinačních logických obvodů i tisíckrát v závislosti na velikosti problému. Kombinací zmíněných i dalších metod trvala například evoluce násobiček 5 x 5b v průměru 5,8 vteřin na procesoru Intel Core i5-4590.
|
host ::
RSS.