Název: Hardwarově akcelerovaná funkční verifikace
Překlad názvu: Hardware Accelerated Functional Verification
Autoři: Zachariášová, Marcela ; Kotásek, Zdeněk (oponent) ; Kajan, Michal (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2011
Jazyk: eng
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [eng] [cze]

Klíčová slova: FPGA; functional verification; hardware acceleration; SystemVerilog; testbench; FPGA; funkční verifikace; hardwarová akcelerace; SystemVerilog; testovací prostředí

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/54161

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-237018


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2016-06-03, naposledy upraven 2022-09-04.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet