Název: Návrh a implementace nástroje pro formální verifikaci systémů specifikovaných jazykem RT logiky
Překlad názvu: Design and Implementation of a Tool for Formal Verification of Systems Specified in RT-Logic Language
Autoři: Fiedor, Jan ; Straka, Martin (oponent) ; Strnadel, Josef (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2009
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Protože komplexnost systémů pořád roste a s tím také riziko výskytu chyb, je potřeba tyto chyby efektivně a spolehlivě opravovat. U řady systémů reálného času tato potřeba platí dvojnásob, jelikož byť jediná chyba může způsobit jejich úplné zhroucení, které může mít katastrofální důsledky. Formální verifikace, na rozdíl od jiných metod, umožňuje spolehlivé ověřování požadavků kladených na určitý systém. As systems complexity grows, so grows the risk of errors, that's why it's necessary to effectively and reliably repair those errors. With most of real-time systems this statement pays twice, because a single error can cause complete system crash which may result in catastrophe. Formal verification, contrary to other methods, allows reliable system requirements verification.
Klíčová slova: ANTLR; CORBA; DFS; Formální verifikace; graf omezení; Logika reálného času; návrhový vzor; QF_UFIDL; RTL; ANTLR; constraint graph; CORBA; design pattern; DFS; Formal verification; QF_UFIDL; Real-Time Logic; RTL

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/53893

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-236750


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce