Název: Inference propojení komponent
Překlad názvu: Component Interconnection Inference
Autoři: Olšarová, Nela ; Rychlý, Marek (oponent) ; Křivka, Zbyněk (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2012
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Diplomová práce se zabývala návrhem algoritmu pro inferenci propojení hardwarových komponent. Algoritmus je určen pro použití v editoru návrhu schémat pro FPGA čipy, který je součástí školního vývojového prostředí VLAM IDE. Algoritmus má uživateli pomoci s nalezením optimálního propojení dvou vybraných komponent. Vývojové prostředí s editorem návrhu je implementováno jako zásuvný modul do prostředí Eclipse, kdy je využit grafický modelovací rámec GMF. Po úvodu do těchto technologií a metod návrhu vestavěných systémů následuje návrh inferenčního algoritmu. Tento problém spadá pod problémy kombinatorické optimalizace, konkrétně je příbuzný s přiřazovacím problémem a bipartitním párováním. Poté je popsána implementace algoritmu a grafického uživatelského rozhraní pro jeho použití, následuje jeho otestování a shrnutí dosažených výsledků. The Master Thesis deals with the design of hardware component interconnection inference algorithm that is supposed to be used in the FPGA schema editor that was integrated into educational integrated development environment VLAM IDE. The aim of the algorithm is to support user by finding an optimal interconnection of two given components. The editor and the development environment are implemented as an Eclipse plugin using GMF framework. A brief description of this technologies and the embedded systems design are followed by the design of the inference algorithm. This problem is a topic of combinatorial optimization, related to the bipartite matching and assignment problem. After this, the implementation of the algorithm is described, followed by tests and a summary of achieved results.
Klíčová slova: algoritmus; bipartitní párování; Eclipse; EMF; FPGA; GEF; GMF; inference; jazyk Wright; kombinatorická optimalizace; komponenta; komponentní modelování; komponentní systém; návrh vestavěných systémů; port; přiřazovací problém; rozhraní; strom; vestavěný systém; algorithm; assignment problem; bipartite matching; combinatorial optimization; component; component modelling; component system; Eclipse; embedded system; embedded system design; EMF; FPGA; GEF; GMF; inference; interface; port; tree; Wright language

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/53648

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-236505


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce