Název:
Virtuální platformy pro simulaci instrukčních sad
Překlad názvu:
Virtual Platforms for Instruction Set Simulation
Autoři:
Ministr, Martin ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce) Typ dokumentu: Diplomové práce
Rok:
2014
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Tato práce se zabývá vytvořením generátorů kódu pro existující virtuální platformy QEMU a OVP. Práce se skládá ze studie technik, které používají ke své práci virtuální stroje. Hlavní částí práce je návrh procesu transformace vstupních instrukčních sad na kód, který používají tyto virtuální platformy. Výsledkem práce jsou funkční programy, které provádí generování kódu pro tyto virtuální platformy.
This master's thesis deals with creation of generators of the code for existing virtual platforms QEMU and OVP. This work consist of study of techniques, which are used by virtual machines for their work. Main part of this work is the design of process, which transforms input instruction sets to the code used by these virtual platforms. As the result of this work functional programs, which generate the code for these virtual platforms, was created.
Klíčová slova:
instrukční sada; mikroprocesorová architektura; popis architektury; překladač; simulace; virtualizace; virtuální platformy; virtuální stroj; architecture description; compiler; instruction set; microprocessor architecture; simulation; virtual machine; virtual platforms; virtualization
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/52650