Original title: Virtuální platformy pro simulaci instrukčních sad
Translated title: Virtual Platforms for Instruction Set Simulation
Authors: Ministr, Martin ; Přikryl, Zdeněk (referee) ; Masařík, Karel (advisor)
Document type: Master’s theses
Year: 2014
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá vytvořením generátorů kódu pro existující virtuální platformy QEMU a OVP. Práce se skládá ze studie technik, které používají ke své práci virtuální stroje. Hlavní částí práce je návrh procesu transformace vstupních instrukčních sad na kód, který používají tyto virtuální platformy. Výsledkem práce jsou funkční programy, které provádí generování kódu pro tyto virtuální platformy. This master's thesis deals with creation of generators of the code for existing virtual platforms QEMU and OVP. This work consist of study of techniques, which are used by virtual machines for their work. Main part of this work is the design of process, which transforms input instruction sets to the code used by these virtual platforms. As the result of this work functional programs, which generate the code for these virtual platforms, was created.
Keywords: architecture description; compiler; instruction set; microprocessor architecture; simulation; virtual machine; virtual platforms; virtualization; instrukční sada; mikroprocesorová architektura; popis architektury; překladač; simulace; virtualizace; virtuální platformy; virtuální stroj

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/52650

Permalink: http://www.nusl.cz/ntk/nusl-235424


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses