|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (oponent) ; Trefzer,, Martin (oponent) ; Sekanina, Lukáš (vedoucí práce)
Recently, energy efficiency has become one of the most important properties of computing platforms, especially because of limited power supply capacity of battery-power devices and very high consumption of growing data centers and cloud infrastructure. At the same time, in an increasing number of applications users are able to tolerate inaccurate or incorrect computations to a certain extent due to the imperfections of human senses, statistical nature of data processing, noisy input data etc. Approximate computing, an emerging paradigm in computer engineering, takes advantage of relaxed functionality requirements to make computer systems more efficient in terms of energy consumption, computing performance or complexity. Error resilient applications can achieve significant savings while still serving their purpose with the same or a slightly degraded quality. Even though new design methods for approximate computing are emerging, there is a lack of methods for automated approximate HW/SW design offering a rich set of compromise solutions. Conventional methods often produce solutions that are far from an optimum. Evolutionary algorithms have been shown to bring innovative solutions to complex design and optimization problems. However, these methods suffer from several problems, such as the scalability or a high number of fitness evaluations needed to evolve competitive results. Finally, existing methods are usually single-objective whilst multi-objective approach is more suitable in the case of approximate computing. In this thesis, a new automated multi-objective parallel evolutionary algorithm for circuit design and approximation is proposed. The method is based on Cartesian Genetic Programming. In order to improve the scalability of the algorithm, a brand new highly parallel implementation was proposed. The principles of the NSGA-II algorithm were used to provide the multi-objective design and approximation capability. The performance of the implementation was evaluated in multiple different applications, in particular (approximate) combinational arithmetic circuits design, bent Boolean functions discovery and approximate logic circuits for TMR schema. In these cases, important improvements with respect to the state of the art were obtained.
|
|
|
Evoluční návrh obvodů na úrovni tranzistorů
Žaloudek, Luděk ; Vašíček, Zdeněk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato práce se zabývá evolučním návrhem elektronických obvodů na úrovni tranzistorů se zaměřením na číslicové obvody. Popisuje teoretické základy pro evoluční návrh obvodů na výpočetních systémech včetně vysvětlení evolučních algoritmů genetického programování a evolučních strategií, možných úrovní návrhu elektronických obvodů, přehledu technologie CMOS a nejdůležitějších evolučních metod pro návrh obvodů, jako jsou development a kartézské genetické programování (CGP). Dále je uvedena nová metoda návrhu číslicových obvodů s tranzistory založená na CGP a je představen vývojový systém, který tuto metodu využívá. Na závěr jsou popsány a vyhodnoceny experimenty provedené se systémem.
|
|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (oponent) ; Younes, Dina (vedoucí práce)
This work deals with residue number system and its applications in digital circuits. The first part is VHDL design of different adder types in residue number system and their comparison with regular adders. The second part is VHDL implementation of image processor that computes in residue number system and its performance analysis. Presented text contains description of design procedures and presentation of analysis results.
|
|
|
Návrh vývojového kitu s obvodem FPGA
Zach, Petr ; Levek, Vladimír (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem vývojového kitu s FPGA obvodem pro vývoj a implementaci logických obvodů. První kapitola popisuje různé typy programovatelných logických obvodů a srovnává jejich výhody a nevýhody. Také popisuje nejznámější způsoby konfigurace programovatelných logických obvodů a porovnává je mezi sebou. Druhá kapitola podrobně rozebírá architekturu Xilinx FPGA obvodu 7. řady. Třetí kapitola popisuje návrh vývojového kitu a programovacího zařízení. Také jsou zde shrnuty dostupné prostředky použitého FPGA obvodu, podrobně rozebrány periferie, které se na vývojovém kitu nachází a porovnání s vývojovými kity dostupnými na trhu. Poslední kapitola nastiňuje problematiku výroby prototypu vývojového kitu a jeho testování.
|
|
|
Evoluční resyntéza kombinačních obvodů
Pták, Ondřej ; Schwarz, Josef (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato práce se zabývá kombinačními číslicovými obvody a jejich optimalizací. Nejprve jsou představeny hlavní úrovně abstrakce používané při návrhu kombinačních číslicových obvodů. Následně jsou prozkoumány různé metody pro optimalizaci kombinačních číslicových obvodů. Další část této práce je věnována především evolučním algoritmům, jejich společným rysům a variantám: genetickým algoritmům, evolučním strategiím, evolučnímu programování a genetickému programování. Podrobně je popsána varianta genetického programování nazývaná kartézské genetické programování (CGP) a využití CGP v různých oblastech, zejména při syntéze či optimalizaci kombinačních číslicových obvodů. Také jsou představeny některé modifikace CGP a problém škálovatelnosti evolučního návrhu obvodů. V navazující části je popsána metoda pro evoluční resyntézu kombinačních číslicových obvodů. Nejprve je popsán návrh, zejména způsob dělení obvodu na podobvody, poté implementační detaily a nakonec experimenty s touto metodou a jejich výsledky.
|
|
|
Dynamická aproximace číslicových obvodů
Jásenský, Michal ; Hrbáček, Radek (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem metody postavené na kartézském genetickém programování, která umožňuje evoluční návrh obvodů schopných dynamické rekonfigurace. Cílem rekonfigurace obvodu je dynamicky měnit počet použitých komponent v obvodu a tím měnit přesnost výpočtu. Je zde popsána implementace navržené metody. Metoda je experimentálně ověřena a demonstrována na několika zvolených obvodech.
|
|
|
Knihovna pro vizualizaci logických obvodů
Scherfel, Walter ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Táto bakalárska práca sa zaoberá štúdiou automatického generovania schém a následne návrhom a implementáciou knižnice na automatickú vizualizáciu logických obvodov. Knižnica je implementovaná v jazyku C++ s využitím knižníc Qt (na vizualizáciu) a Boost (na prácu s XML štruktúrou a parsovanie vstupu). Výsledky tejto práce umožňujú, narozdiel od väčšiny ostatných nástrojov plniacich podobný účel, užívateľovi použiť knižnicu, implementovanú v tejto práci, vrámci svojho projektu a prípadne ju doplniť vlastnou implementáciou.
|
|
|
Návrh vývojového kitu s obvodem FPGA
Zach, Petr ; Levek, Vladimír (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem vývojového kitu s FPGA obvodem pro vývoj a implementaci logických obvodů. První kapitola popisuje různé typy programovatelných logických obvodů a srovnává jejich výhody a nevýhody. Také popisuje nejznámější způsoby konfigurace programovatelných logických obvodů a porovnává je mezi sebou. Druhá kapitola podrobně rozebírá architekturu Xilinx FPGA obvodu 7. řady. Třetí kapitola popisuje návrh vývojového kitu a programovacího zařízení. Také jsou zde shrnuty dostupné prostředky použitého FPGA obvodu, podrobně rozebrány periferie, které se na vývojovém kitu nachází a porovnání s vývojovými kity dostupnými na trhu. Poslední kapitola nastiňuje problematiku výroby prototypu vývojového kitu a jeho testování.
|
|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (oponent) ; Trefzer,, Martin (oponent) ; Sekanina, Lukáš (vedoucí práce)
Recently, energy efficiency has become one of the most important properties of computing platforms, especially because of limited power supply capacity of battery-power devices and very high consumption of growing data centers and cloud infrastructure. At the same time, in an increasing number of applications users are able to tolerate inaccurate or incorrect computations to a certain extent due to the imperfections of human senses, statistical nature of data processing, noisy input data etc. Approximate computing, an emerging paradigm in computer engineering, takes advantage of relaxed functionality requirements to make computer systems more efficient in terms of energy consumption, computing performance or complexity. Error resilient applications can achieve significant savings while still serving their purpose with the same or a slightly degraded quality. Even though new design methods for approximate computing are emerging, there is a lack of methods for automated approximate HW/SW design offering a rich set of compromise solutions. Conventional methods often produce solutions that are far from an optimum. Evolutionary algorithms have been shown to bring innovative solutions to complex design and optimization problems. However, these methods suffer from several problems, such as the scalability or a high number of fitness evaluations needed to evolve competitive results. Finally, existing methods are usually single-objective whilst multi-objective approach is more suitable in the case of approximate computing. In this thesis, a new automated multi-objective parallel evolutionary algorithm for circuit design and approximation is proposed. The method is based on Cartesian Genetic Programming. In order to improve the scalability of the algorithm, a brand new highly parallel implementation was proposed. The principles of the NSGA-II algorithm were used to provide the multi-objective design and approximation capability. The performance of the implementation was evaluated in multiple different applications, in particular (approximate) combinational arithmetic circuits design, bent Boolean functions discovery and approximate logic circuits for TMR schema. In these cases, important improvements with respect to the state of the art were obtained.
|
|
|
Dynamická aproximace číslicových obvodů
Jásenský, Michal ; Hrbáček, Radek (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem metody postavené na kartézském genetickém programování, která umožňuje evoluční návrh obvodů schopných dynamické rekonfigurace. Cílem rekonfigurace obvodu je dynamicky měnit počet použitých komponent v obvodu a tím měnit přesnost výpočtu. Je zde popsána implementace navržené metody. Metoda je experimentálně ověřena a demonstrována na několika zvolených obvodech.
|
host ::
RSS.