|
|
Grafický kontrolér pro obvody FPGA
Rolko, Maroš ; Bohrn, Marek (oponent) ; Pristach, Marián (vedoucí práce)
Táto diplomová práca sa zaoberá návrhom 2D grafického kontroléra pre obvody FPGA. Skladá sa z dvoch častí. V prvej fáze sa venuje rozboru 2D akcelerácie a rozhrania operačného systému Linux pre komunikáciu so zobrazovacími zariadeniami. Druhá časť obsahuje samotný návrh grafického kontroléra a jeho funkčnú implementáciu. Súčasťou práce je popis jednotlivých komponentov z ktorých sa kontrolér skladá a vyhodnotenie parametrov výslednej implementácie. Pre testovanie na konkrétom FPGA obvode je vytvorené testovacie zapojenie, pridávajúce podporu pre použité periférie a vytváranie testovacích dát.
|
|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (oponent) ; Younes, Dina (vedoucí práce)
This work deals with residue number system and its applications in digital circuits. The first part is VHDL design of different adder types in residue number system and their comparison with regular adders. The second part is VHDL implementation of image processor that computes in residue number system and its performance analysis. Presented text contains description of design procedures and presentation of analysis results.
|
|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (oponent) ; Younes, Dina (vedoucí práce)
This work deals with residue number system and its applications in digital circuits. The first part is VHDL design of different adder types in residue number system and their comparison with regular adders. The second part is VHDL implementation of image processor that computes in residue number system and its performance analysis. Presented text contains description of design procedures and presentation of analysis results.
|
|
|
Grafický kontrolér pro obvody FPGA
Rolko, Maroš ; Bohrn, Marek (oponent) ; Pristach, Marián (vedoucí práce)
Táto diplomová práca sa zaoberá návrhom 2D grafického kontroléra pre obvody FPGA. Skladá sa z dvoch častí. V prvej fáze sa venuje rozboru 2D akcelerácie a rozhrania operačného systému Linux pre komunikáciu so zobrazovacími zariadeniami. Druhá časť obsahuje samotný návrh grafického kontroléra a jeho funkčnú implementáciu. Súčasťou práce je popis jednotlivých komponentov z ktorých sa kontrolér skladá a vyhodnotenie parametrov výslednej implementácie. Pre testovanie na konkrétom FPGA obvode je vytvorené testovacie zapojenie, pridávajúce podporu pre použité periférie a vytváranie testovacích dát.
|
host ::
RSS.