|
|
Univerzální řídicí jednotka pro BLDC motory
Pijáček, Ondřej ; Pohl, Lukáš (oponent) ; Veselý, Libor (vedoucí práce)
Tato práce se zabývá návrhem univerzální řídicí jednotky pro BLDC motor napájené z palubní sítě letadla 28 V schopné řídit motor do 10 A. Maximální výkon motoru je okolo 250 W. Důležitým předpokladem jednotky je možnost řídit různě velké motory bez nutnosti měnit zapojení desky, pouze pomocí konfiguraci v pomocné paměti jednotky. K řízení různých motorů tedy stačí jedna jednotka s jedním programem bez nutnosti jakkoli do jednotky zasahovat.
|
|
|
Vytvoření modelu procesoru 8051
Krůpa, Tomáš ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Počítačové modelování je dnes velmi důležitou součástí vývojového cyklu téměř každého nového produktu. Cílem této bakalářské práce je vytvoření modelu mikrokontroléru 8051, který by měl rozšířit portfolio upravitelných procesorů dostupných v prostředí Codasip. Model je popsán na dvou úrovních abstrakce na úrovni jednotlivých instrukcí a na úrovni procesorových cyklů. K ověření modelu byly použity programy v ANSI C překládané pomocí volně dostupného překladače SDCC.
|
|
|
Úprava vokálních stop v SW post-produkci hudby
Trkal, Tomáš ; Beran, Vítězslav (oponent) ; Černocký, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací aplikace pro zpracování vokálních stop. Aplikace je složena z několika dílčích modulů reprezentujících zvukové procesory a efekty a je realizována v podobě pluginu vytvořeného pomocí technologie VST. Plugin disponuje jednoduchým systémem ovládání a integrovanou databází presetů, jenž pomáhají převážně méně zkušeným uživatelům výrazně urychlit proces zvukového zpracování vokálních stop. Z uživatelského hodnocení vyplývá, že aplikaci lze úspěšně využít jak při tvorbě demonahrávek, tak i pro profesionální mix hudebních skladeb.
|
|
|
C Language Compiler Back-End for PicoBlaze-6
Bříza, Martin ; Ďurfina, Lukáš (oponent) ; Křivka, Zbyněk (vedoucí práce)
The goal of this thesis is to construct a C compiler back-end for the soft-core processor PicoBlaze-6 by Xilinx, Inc. The construction itself was done by use of the Small Device C Compiler as the front-end. The resulting application offers the ability to compile function pointer calling and structure usage. The main benefit of this thesis is bringing some of advanced C language constructs to the PicoBlaze processor.
|
|
|
Emulátor jednoduchého procesoru
Kuzník, Petr ; Přikryl, Zdeněk (oponent) ; Křoustek, Jakub (vedoucí práce)
Emulátor bude navržen jako obecný, schopný emulovat různorodé architektury. Jednotlivé architektury budou v samostatných modulech implementovaných jako dynamicky linkované dll knihovny. Hlavním cílem je dosáhnout právě obecnosti emulátoru a navrhnout jeho strukturu takovým způsobem, aby bylo možné jednoduše přidávat nové architektury a s použitím již implementovaných abstrakcí tyto architektury vytvářet. Hlavní implementovanou architekturou bude Commodore 64, předchůdce dnešních osobních počítačů, používaný v 80. letech hlavně v USA.
|
|
| |
|
|
Transformace jazyka C do VHDL
Mecera, Martin ; Kolář, Dušan (oponent) ; Masařík, Karel (vedoucí práce)
Práce popisuje proces transformace chování procesoru popsaného v jazyku C do jazyku VHDL. Jednotlivé kroky automatizované transformace jsou porovnány oproti manuálnímu návrhu procesoru. Práce vyzdvihuje výhody vnitřní reprezentace programu ve formě grafu. V práci jsou uvedeny optimalizace založené na několika faktorech. Jedním z nich jsou algebraické úpravy výrazů. Vhodnou aplikací vlastností matematických operátorů - asociativity, komutativity a distributivity - lze snížit dobu výpočtu nebo omezit prostorovou náročnost výpočtu. Zvláštní pozornost je věnována optimalizacím, které využívají paralelizmus dílčích výpočetních operací k plánování. Jsou diskutovány algoritmy plánování omezeného časem a prostorem. Práci uzavírá kapitola o alokaci zdrojů.
|
|
|
Návrh pokročilé architektury procesoru v jazyce VHDL
Slavík, Daniel ; Šimek, Václav (oponent) ; Straka, Martin (vedoucí práce)
Cílem projektu bylo prostudovat zřetězené architektury procesorů, dále pak architektury instrukčních a datových cache. Vybraná zřetězená architektura měla být navržena včetně instrukční a datové cache a implementována v jazyce VHDL. Projekt jsem pojal tak, že jsem implementoval nejprve subskalární architekturu, poté tři verze skalární architektury. Byla provedena syntéza těchto architektur do FPGA a na zvoleném algoritmu porovnána jejich výkonnost. V další části práce jsem navrhl a implementoval instrukční i datovou cache pro obě architektury. Tyto cache se mi však už nepodařilo syntetizovat. Závěrečná kapitola této práce pojednává o superskalární architektuře, což je architektura používaná v dnešní době.
|
|
|
Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware
Novotný, Tomáš ; Masařík, Karel (oponent) ; Hruška, Tomáš (vedoucí práce)
Diplomová práce Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware je zaměřena na návrh aplikačně specifických mikroprocesorů s využitím jazyka ISAC. Zabývá se návrhem a implementací transformace, která popis mikroprocesoru v jazyce ISAC převádí na ekvivalentní popis v jazyce VHDL. Kapitola Přehled o zkoumané problematice popisuje zvolenou problematiku, objasňuje některé pojmy s problematikou související a představuje návrh výše zmiňované transformace. V kapitole nazvané Návrh řešení jsou postupně uvedena nová rozšíření jazyka ISAC, dále je popsán návrh řešení transformace a implementace generátoru popisu v jazyce VHDL, který provádí transformaci. Závěr diplomové práce diskutuje případné rozšíření práce a dosažené výsledky.
|
|
|
Simulace architektury mikroprocesoru 8051
Šimon, Petr ; Křoustek, Jakub (oponent) ; Hruška, Tomáš (vedoucí práce)
V dnešní době je více jak 90% procesorů používáno ve vestavěných systémech. Návrh procesorů pro vestavěná zařízení se stává čím dál složitější, a proto je nutné tuto práci co nejvíce automatizovat. Tato bakalářská práce se věnuje návrhu mikrokontroléru 8051. Návrh je proveden podle dostupné dokumentace a k popisu procesoru je použit jazyk ISAC. Výsledný model je ověřen řadou simulací, které jsou na konci práce analyzovány.
|
host ::
RSS.